[go: up one dir, main page]

JPS61177185A - Speed controller for motor - Google Patents

Speed controller for motor

Info

Publication number
JPS61177185A
JPS61177185A JP60015114A JP1511485A JPS61177185A JP S61177185 A JPS61177185 A JP S61177185A JP 60015114 A JP60015114 A JP 60015114A JP 1511485 A JP1511485 A JP 1511485A JP S61177185 A JPS61177185 A JP S61177185A
Authority
JP
Japan
Prior art keywords
motor
voltage
signal
speed
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60015114A
Other languages
Japanese (ja)
Inventor
Yasuo Nagai
康雄 永井
Fumiyoshi Abe
文善 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60015114A priority Critical patent/JPS61177185A/en
Publication of JPS61177185A publication Critical patent/JPS61177185A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current
    • H02P7/18Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power
    • H02P7/24Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
    • H02P7/28Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
    • H02P7/2805Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices whereby the speed is regulated by measuring the motor speed and comparing it with a given physical value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

PURPOSE:To control speed to meet a set speed most suitably, by providing a gain control circuit and an adder circuit dispatching detection voltage from a speed detection circuit. CONSTITUTION:The rotational speed of a motor 10 is detected by a detection circuit 30, and the motor 10 is driven with the detected voltage Vd and added voltage Va via a gain control circuit 40 and an adder circuit 50. The gain control circuit 40 is controlled by gain setting voltage Vg from a terminal 41, and offset voltage Vo is added to the adder circuit 50. In this manner, when the rotational speed of the motor 10 is varied (when the cycle T of signal FG obtainable from a frequency generator 20 is varied), then the reference count number Nr at a counter 32 and the gain Kg at the gain control circuit 40 or the offset voltage Vo should be varied, and even when the reference count number Nr is diminished, the rotational speed can be set sufficiently high.

Description

【発明の詳細な説明】 本発明を以下の順序で説明する。[Detailed description of the invention] The present invention will be explained in the following order.

A 産業上の利用分野 B 発明の概要 C従゛来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段 F作用 G 実施例 G−1ブロック構成(第1図〜第3図)G−2制御動作
(第4図、第5図) H発明の効果 A 産業上の利用分野 本発明は、ヘリカルスキャン型ビデオテープレコーダの
テープを移送するキャプスタンを駆動する直流モータな
どに用いられる、モータの速度制御装置に関する。
A. Field of industrial application B. Outline of the invention C. Conventional technology D. Problem to be solved by the invention E. Means for solving the problem F. Effect G. Embodiment G-1 Block configuration (Figs. Figure 3) G-2 Control Operation (Figures 4 and 5) H Effect of the Invention A Industrial Application Field The present invention is applicable to a DC motor that drives a capstan that transports a tape in a helical scan video tape recorder. The present invention relates to a motor speed control device used in a motor.

B 発明の概要 本発明は、直流モータに設けられた周波数発電機などの
信号発生手段から得られる信号からモータの回転速度を
検出し、その検出出力をモータに供給して直流モータの
回転速度を安定化するモータの速度制御装置において、
回転速度の検出出力の利得を制御し、またこの利得制御
された検出出力にオフセット電圧を加算することによっ
て、モータの回転速度をいずれの回転方向のあらゆる速
度に設定することができるとともに、それぞれの設定速
度において設定速度に合う最適な制御を行わせることが
できるようにしたものである。
B. Summary of the Invention The present invention detects the rotational speed of a motor from a signal obtained from a signal generating means such as a frequency generator installed in a DC motor, and supplies the detection output to the motor to determine the rotational speed of the DC motor. In a stabilized motor speed control device,
By controlling the gain of the rotational speed detection output and adding an offset voltage to this gain-controlled detection output, the motor rotational speed can be set to any speed in any rotational direction. This allows optimal control to be performed at the set speed to suit the set speed.

C従来の技術 一般に直流モータの回転速度を安定化するには、モータ
に設けられた周波数発電機などの信号発生手段から得ら
れる信号からモータの回転速度を検出し、その検出出力
をモータに供給する方法が採られている。
C. Conventional technology Generally, in order to stabilize the rotational speed of a DC motor, the rotational speed of the motor is detected from a signal obtained from a signal generating means such as a frequency generator installed in the motor, and the detected output is supplied to the motor. A method has been adopted to do so.

第7図はかかる方法による従来の速度制御装置の原理的
構成で、直流モータ10の回転軸に周波数発電機20が
取り付けられて周波数発電機20からモータ10の回転
速度に応じた周波数の信号FGが得られ、この信号FG
が速度検出回路30に供給されて信号FGの周期Tから
モータ10の回転速度が検出され、その検出電圧Vdが
モータ10に供給されるようになっており、モータ10
の回転速度が設定速度より大きく、信号FCの周期Tが
所定時間より短いときは、モータ供給電圧が所定値より
低くされて、モータ10の回転速度が小さくされ、モー
タ10の回転速度が設定速度より小さく、信号FCの周
期Tが所定時間より長いときは、モータ供給電圧が所定
値より高くされて、モータ10の回転速度が大きくされ
る。速度検出回路30は、例えば、端子31から与えら
れるクロックCLにより信号FCの周期Tをカウントす
るカウンタ32と、そのカウント数NcのデータDcを
検出電圧VdにD/A変換するD/Aコンバータ33と
で構成される。
FIG. 7 shows the principle configuration of a conventional speed control device using such a method, in which a frequency generator 20 is attached to the rotating shaft of the DC motor 10, and a signal FG of a frequency corresponding to the rotational speed of the motor 10 is output from the frequency generator 20. is obtained, and this signal FG
is supplied to the speed detection circuit 30, the rotational speed of the motor 10 is detected from the period T of the signal FG, and the detected voltage Vd is supplied to the motor 10.
When the rotation speed of the motor 10 is higher than the set speed and the period T of the signal FC is shorter than the predetermined time, the motor supply voltage is lowered than the predetermined value, the rotation speed of the motor 10 is decreased, and the rotation speed of the motor 10 is set to the set speed. If the period T of the signal FC is longer than the predetermined time, the motor supply voltage is made higher than the predetermined value, and the rotational speed of the motor 10 is increased. The speed detection circuit 30 includes, for example, a counter 32 that counts the period T of the signal FC using a clock CL applied from a terminal 31, and a D/A converter 33 that converts data Dc of the count number Nc into a detection voltage Vd. It consists of

ところで、直流モータの基本式は、モータ供給電圧をV
m、誘起起電力定数をl(u、回転数をN。
By the way, the basic formula for a DC motor is to define the motor supply voltage as V
m, the induced electromotive force constant is l(u, the rotation speed is N.

モータコイル抵抗をRm、モータコイル電流をImとす
れば、 vlII=Ku−N十RIll−In+・・・(1)で
表わされる。ここで、負荷が変化するとモータコイル電
流Imが変化するのでRm・Emをエラー電圧Veとし
、また回転数Nを第7図の速度制御装置における周波数
発電機20から得られる信号FGの周期Tの関数で表わ
すと、 Vm=Kp−+Ve               ・
 ・ ・(2)となる。ただし、Kpは定数である。そ
して、第7図の速度制御装置は、モーター0の回転速度
のデータと設定速度のデータとの差に定数を掛けたもの
をモーター0に供給するものであるから、設定速度に対
応する周波数発電機20から得られる信号FCの基準周
期をTrとすれば、 Vm=Ko(T−Tr)           ・・・
(31となる。ただし、Koは定数である。ここで、基
準周期Trに対応する回転速度での基準カウント数をN
r、クロックCLの周波数を「Cとすれば、T r −
N r / f cであるから、(3)式はNr Vm=Ko(T−)         ・・・(41c と表わされる。
If the motor coil resistance is Rm and the motor coil current is Im, it is expressed as vlII=Ku-N+RIll-In+ (1). Here, since the motor coil current Im changes when the load changes, Rm·Em is the error voltage Ve, and the rotation speed N is the period T of the signal FG obtained from the frequency generator 20 in the speed control device shown in FIG. Expressed as a function, Vm=Kp-+Ve ・
・ ・(2) becomes. However, Kp is a constant. Since the speed control device shown in Fig. 7 supplies motor 0 with the difference between the rotational speed data of motor 0 and the set speed data multiplied by a constant, it generates frequency power corresponding to the set speed. If the reference period of the signal FC obtained from the machine 20 is Tr, then Vm=Ko(T-Tr)...
(31. However, Ko is a constant.Here, the reference count number at the rotation speed corresponding to the reference period Tr is N
r, and the frequency of clock CL is "C," T r -
Since Nr/fc, equation (3) is expressed as NrVm=Ko(T-) (41c).

従って、(2)式と(4)式から、 T                fcすなわち Ko−T2−(Ko −+Ve)T−Kp=0   =
161fc となり、 Nr (Ko −+Ve) fc T= 2K。
Therefore, from equations (2) and (4), T fc, that is, Ko−T2−(Ko −+Ve)T−Kp=0 =
161fc, Nr (Ko −+Ve) fc T= 2K.

2K。2K.

2fc   2K。2fc 2K.

fc    Ko       ・・・(7)となる。fc Ko Ko...(7).

ここで、前述のようにNr/fc=Trであるから、T
 e = V e / K oとすれば、(7)式はT
#Tr+Te               ・ ・ 
・  f8)と表わされる。ところで、D/Aコンバー
タ33におけるD/A変換定数をKaとすれば、(3)
式の定数KOは Ko=Ka−fc           −−・(9)
で表わされる。従って、(9)式を(7)式に代入すれ
ば、fc      Ka−fc fc        Ka−Nr となる。
Here, since Nr/fc=Tr as mentioned above, T
If e = V e / K o, equation (7) becomes T
#Tr+Te ・ ・
・It is expressed as f8). By the way, if the D/A conversion constant in the D/A converter 33 is Ka, then (3)
The constant KO in the formula is Ko=Ka-fc --(9)
It is expressed as Therefore, by substituting equation (9) into equation (7), it becomes fc Ka-fc fc Ka-Nr.

また、第7図の速度制御装置の外乱抑圧率をみると、外
乱抑圧率は ΔT    TO−T。
Furthermore, looking at the disturbance suppression rate of the speed control device in FIG. 7, the disturbance suppression rate is ΔT TO-T.

oT0 Veo −Ve。oT0 Veo -Ve.

Ka−Nr にa−Nr Ve6 −Vel −□           ・ ・ ・ αυa−Nr となる。Ka-Nr Ni a-Nr Ve6 -Vel −□       ・ ・・ αυa−Nr becomes.

D 発明が解決しようとする問題点 第7図の従来の速度制御装置において、外部からの指示
によりモータ10の回転速度を変えるには、従って周波
数発電a20から得られる信号FGの周期Tを変えるに
は、00)式より明らかなように、クロックCLの周波
数fcまたはカウンタ32での基準カウント数Nrを変
えればよい。クロックCLの周波数fcを変えるにはク
ロック発生回路をPLL (位相同期ループ)によって
構成すればよいが、fcを高(するには規模の大きいP
LLが必要になる。そこで、カウンタ32での基準カウ
ント数Nrを変えることが考えられるが、00式より明
らかなように、Nrを変えるとループゲインが変化し、
Nrが小さいときはループゲインが大きくなる。そのた
め、Nrはモータ10が発振しない程度の大きい数にし
かできず、回転速度を充分高く設定することができない
不都合がある。
D Problems to be Solved by the Invention In the conventional speed control device shown in FIG. 7, in order to change the rotational speed of the motor 10 by an instruction from the outside, it is necessary to change the period T of the signal FG obtained from the frequency power generation a20. As is clear from equation 00), the frequency fc of the clock CL or the reference count number Nr of the counter 32 may be changed. To change the frequency fc of the clock CL, the clock generation circuit can be configured with a PLL (phase-locked loop).
LL is required. Therefore, it is possible to change the reference count number Nr in the counter 32, but as is clear from formula 00, changing Nr changes the loop gain.
When Nr is small, the loop gain becomes large. Therefore, Nr can only be made large enough to prevent the motor 10 from oscillating, and there is a disadvantage that the rotational speed cannot be set sufficiently high.

本発明は、かかる点に鑑み、モータの回転速度をいずれ
の回転方向のあらゆる速度に設定することができるとと
もに、それぞれの設定速度において設定速度に合う最適
な制御を行わせることができるようにしたものである。
In view of these points, the present invention makes it possible to set the rotational speed of the motor to any speed in any direction of rotation, and to perform optimal control matching the set speed at each set speed. It is something.

E 問題点を解決するための手段 本発明では、第6図に原理的構成を示すように、前述の
速度検出回路30から得られるモータ10の回転速度の
検出電圧Vdがそのままモータ供給電圧Vmとされずに
、この速度検出回路30から得られる検出電圧Vdが利
得制御回路40に供給されて、端子41から与えられる
利得設定電圧■gにより検出電圧Vdの利得が制御され
、その利得制御された電圧Vcが加算回路50に供給さ
れて、加算回路50において電圧Vcに対して端子51
から与えられるオフセント電圧Voが加算され、その加
算電圧Vaがモータ10に供給される。
E Means for Solving the Problems In the present invention, as shown in the principle configuration in FIG. The detection voltage Vd obtained from the speed detection circuit 30 is supplied to the gain control circuit 40, and the gain of the detection voltage Vd is controlled by the gain setting voltage g applied from the terminal 41. The voltage Vc is supplied to the adder circuit 50, and the adder circuit 50 outputs the voltage Vc to the terminal 51.
The off-cent voltage Vo given from is added, and the added voltage Va is supplied to the motor 10.

F作用 上記のように構成した場合のモータ供給電圧Vmは、利
得制御回路40での利得をKgとすれば、前述の(3)
式および(4)式に対応して、Vm = Ko (T 
 Tr) Kg +νOr −Ko−Kg (T −−)  + V。
F action When the motor supply voltage Vm is configured as described above, if the gain in the gain control circuit 40 is Kg, the motor supply voltage Vm is determined by the above (3).
Corresponding to equations and equations (4), Vm = Ko (T
Tr) Kg +νOr −Ko−Kg (T −−) + V.

fc Nr =Kx (T −−)  +Vo     ・・・αa
c と表わされる。ただし、Kx=Ko−Kgである。
fc Nr =Kx (T −-) +Vo...αa
It is expressed as c. However, Kx=Ko-Kg.

従って、前述の(2)式と041式から、・・・α9 すなわち Nr Kx−T”−(Kx  −+Vx )T −Kp=Oc ・・・αe となる。ただし、Vx=Ve−Voである。従って、前
述の(6)式から導かれる(7)弐に対応して、fc 
     Kx となり、Kx=Ko・Kg、Vx=Ve−Voを代入す
れば、 fc     Ko −Kg となり、さらに前述の(9)式を代入すれば、Nr  
    Ve −V。
Therefore, from the above-mentioned equation (2) and equation 041, ...α9, that is, Nr Kx-T"-(Kx -+Vx)T-Kp=Oc...αe. However, Vx=Ve-Vo Therefore, corresponding to (7) 2 derived from equation (6) above, fc
Kx, and by substituting Kx=Ko・Kg and Vx=Ve−Vo, we get fc Ko −Kg. Furthermore, by substituting the above equation (9), Nr
Ve-V.

T  =  −+  □ fc     Ka−Kg−fc となる。また、外乱抑圧率は、前述の00式に対応して
、 ΔT     TO−T。
T = -+ □ fc Ka-Kg-fc. Further, the disturbance suppression rate is ΔT TO-T, corresponding to the above-mentioned formula 00.

To     T。To T.

(Ve、−Vo)  −(Ve+−Vo)Ka  −K
g−Nr Ka−Kg−Nr Veo  −Ve。
(Ve, -Vo) -(Ve+-Vo)Ka -K
g-Nr Ka-Kg-Nr Veo-Ve.

Ka  −Kg−Nr−Vo+Ve。Ka -Kg-Nr-Vo+Ve.

ΔV となる。ΔV becomes.

従って、本発明の速度制御装置によれば、モータ10の
回転速度を変えるには、すなわち周波数発電機20から
得られる信号FGの周期Tを変えるには、(20)式よ
り明らかなように、カウンタ32での基準カウント数N
rのほかに利得制御回路40での利得Kgないしオフセ
ット電圧Voを変えればよく、回転速度を高くすべ(N
rを小さくするときでも、(21)式より明らかなよう
に、利得Kgを調整することによってループゲインが大
きくならないようにすることができ、回転速度を充分高
く設定することができる。また、利得Kgを正・負に設
定することによって、モータ10を順方向と逆方向のい
ずれの方向にも回転させることができるとともに、利得
Kgとオフセット電圧VOをそれぞれの設定速度に対応
させて設定することによって、それぞれの設定速度にお
いて設定速度に合う最適な制御を行わせることができる
Therefore, according to the speed control device of the present invention, in order to change the rotational speed of the motor 10, that is, to change the period T of the signal FG obtained from the frequency generator 20, as is clear from equation (20), Reference count number N at counter 32
In addition to r, the gain Kg or offset voltage Vo in the gain control circuit 40 can be changed, and the rotation speed can be increased (N
Even when r is decreased, the loop gain can be prevented from increasing by adjusting the gain Kg, as is clear from equation (21), and the rotation speed can be set sufficiently high. Furthermore, by setting the gain Kg to be positive or negative, the motor 10 can be rotated in either the forward direction or the reverse direction, and the gain Kg and offset voltage VO can be made to correspond to the respective set speeds. By setting, it is possible to perform optimal control matching the set speed at each set speed.

G 実施例 G−1ブロック構成 第1図は本発明の速度制御装置の一実施例で、ヘリカル
スキャン型ビデオテープレコーダのテープを移送するキ
ャプスタンを駆動する直流モータの速度制御装置として
構成された場合で、テープ1は直流モータ10によって
駆動されるキャプスタン2とピンチローラ3によって移
送される。
G Embodiment G-1 Block configuration Figure 1 shows an embodiment of the speed control device of the present invention, which is configured as a speed control device for a DC motor that drives a capstan that transports a tape in a helical scan video tape recorder. In this case, the tape 1 is transported by a capstan 2 and a pinch roller 3 driven by a DC motor 10.

モータ10の回転軸に周波数発電機20が取り付けられ
て、周波数発電機20からモータ10の回転速度に応じ
た周波数の信号FCが得られる。
A frequency generator 20 is attached to the rotating shaft of the motor 10, and a signal FC of a frequency corresponding to the rotational speed of the motor 10 is obtained from the frequency generator 20.

この信号FGが電圧比較回路21に供給されて、電圧比
較回路21から第2図に示すように信号FGの零クロス
点を検出した矩形波の信号FSが得られる。一方、クロ
ック発生回路36から基準クロックCOが得られ、この
基準クロックcoが分周回路37に供給されて分周され
る。分周回路37には例えばマイクロプロセッサで構成
されたシステム制御部100から分周数NnのデータD
nが供給され、分周回路37の分周数NnがデータDn
によって決定される。このデータDn、従って分周数N
nは、後述のようにモータ10の設定速度に応じて設定
される。
This signal FG is supplied to the voltage comparator circuit 21, and the voltage comparator circuit 21 obtains a rectangular wave signal FS that detects the zero cross point of the signal FG, as shown in FIG. On the other hand, a reference clock CO is obtained from the clock generation circuit 36, and this reference clock co is supplied to the frequency dividing circuit 37 and frequency-divided. The frequency division circuit 37 receives data D of the frequency division number Nn from a system control unit 100 composed of a microprocessor, for example.
n is supplied, and the frequency dividing number Nn of the frequency dividing circuit 37 is the data Dn.
determined by This data Dn, therefore the frequency division number N
n is set according to the set speed of the motor 10 as described later.

電圧比較回路21から得られる信号FSはディジタル遅
延手段を構成するカウンタ38の制御端子に供給され、
分周回路37から得られる分周クロックCNがカウンタ
38のクロック端子に供給される。また、カウンタ38
はプリセット端子を有し、このプリセット端子にシステ
ム制御部100からプリセットカウント数Npのデータ
Dpが供給される。このデータDpは前述のデータDn
とともにモータ10の設定速度に応じて設定される。そ
して、カウンタ38において信号FSの立ち上がりの時
点から分周クロックCNがデータDpで決定されるプリ
セットカウント数Npまでカウントされることによって
、カウンタ38から第2図に示すように、信号FSの立
ち上がりからτの時間遅れた時点から一定時間の信号F
Sの立ち上がりの前後の期間で高レベルとなり、他の期
間で低レベルとなる信号FDが得られる。
The signal FS obtained from the voltage comparison circuit 21 is supplied to a control terminal of a counter 38 constituting a digital delay means.
The frequency divided clock CN obtained from the frequency dividing circuit 37 is supplied to the clock terminal of the counter 38. In addition, the counter 38
has a preset terminal, and data Dp of the preset count number Np is supplied from the system control unit 100 to this preset terminal. This data Dp is the aforementioned data Dn.
It is also set according to the set speed of the motor 10. The counter 38 counts the frequency-divided clock CN from the rising edge of the signal FS up to the preset count number Np determined by the data Dp, so that the counter 38 receives a signal from the rising edge of the signal FS as shown in FIG. Signal F for a certain period of time after a time delay of τ
A signal FD is obtained which is at a high level during the period before and after the rise of S and is at a low level during other periods.

このカウンタ38から得られる、電圧比較回路21から
得られる信号FSをτの時間遅延させた信号FDが別の
カウンタ39の制御端子に供給され、分周回路37から
得られる分周クロックCNがカウンタ39のクロック端
子に供給されて、カウンタ39において信号FDの高レ
ベルの期間において分周クロックCNがカウントされる
ことによって、カウンタ39から第2図に模式的に示す
ように、信号FSの立ち上がりの前後の期間で漸次上昇
するデータCDが得られる。
A signal FD obtained from this counter 38, which is obtained by delaying the signal FS obtained from the voltage comparison circuit 21 by a time of τ, is supplied to the control terminal of another counter 39, and the divided clock CN obtained from the frequency dividing circuit 37 is supplied to the counter 39. 39, and the counter 39 counts the divided clock CN during the high level period of the signal FD, so that the rising edge of the signal FS is output from the counter 39 as schematically shown in FIG. Data CD is obtained that gradually increases in the preceding and succeeding periods.

このカウンタ39の出力のデータCDがD/Aコンバー
タ60に供給されて、信号FSの立ち上がりの前後の期
間で傾斜部分を有する電圧ANが得られるとともに、こ
の例においては、D/Aコンバータ60において電圧A
Nの傾斜部分の傾きがモータlOの設定速度などに応じ
て設定される。
The data CD of the output of the counter 39 is supplied to the D/A converter 60, and a voltage AN having a slope portion in the period before and after the rise of the signal FS is obtained. Voltage A
The slope of the slope portion of N is set according to the set speed of the motor IO.

すなわち、この例では、カウンタ39の出力のデータC
Dがパルス幅変調回路61に供給されて、データCDが
漸次上昇する信号FSの立ち上がりの前後の期間で第3
図の最上段に示すように周期が一定の状態でデータCD
の上昇に応じてパルス幅が漸次増大するパルス幅変調信
号pwが得られる。また、システム制御部100から利
得KgのデータDgが得られ、このデータDgがD/A
コンバータ71に供給されて利得設定電圧Vgが得られ
る。データDgはモータ10の設定速度などに応じて設
定され、モータ10を順方向に回転させるときはデータ
Dg従って利得設定電圧Vgが正にされ、モータ10を
逆方向に回転させるときはデータDg従って利得設定電
圧Vgが負にされる。そして、この利得設定電圧Vgが
端子Cを端子Aと端子Bのいずれかの側に切り換えるア
ナログスイッチ62の端子Aに供給され、アナログスイ
ッチ62の端子Bが接地され、パルス幅変調回路61か
ら得られるパルス幅変調信号PWがアナログスイッチ6
2の制御端子に供給されて、パルス幅変調信号PWの高
レベル(パルス幅)の期間ではアナログスイッチ62が
端子A側に切り換えられ、パルス幅変調信号PWの低レ
ベルの期間ではアナログスイッチ62が端子B側に切り
換えられる。従って、アナログスイッチ62からは、パ
ルス幅の期間での値がデータDgで決定される利得設定
電圧Vgの値に等しい、すなわちパルス振幅がデータD
gで設定されたパルス幅変調信号WAが得られる。そし
て、このパルス幅変調信号WAが積分回路63に供給さ
れて積分され、積分回路63から信号FSの立ち上がり
の前後の期間でデータDgにより設定された傾きの傾斜
部分を有する電圧ANが得られる。
That is, in this example, the data C of the output of the counter 39
D is supplied to the pulse width modulation circuit 61, and data CD gradually rises during the period before and after the rising edge of the signal FS.
As shown in the top row of the figure, the data CD is
A pulse width modulated signal pw is obtained whose pulse width gradually increases as the pulse width increases. Further, data Dg of gain Kg is obtained from the system control unit 100, and this data Dg is
It is supplied to converter 71 to obtain gain setting voltage Vg. The data Dg is set according to the set speed of the motor 10, etc. When the motor 10 is rotated in the forward direction, the gain setting voltage Vg is made positive according to the data Dg, and when the motor 10 is rotated in the reverse direction, the gain setting voltage Vg is made positive according to the data Dg. Gain setting voltage Vg is made negative. Then, this gain setting voltage Vg is supplied to the terminal A of the analog switch 62 that switches the terminal C to either the terminal A or the terminal B side, and the terminal B of the analog switch 62 is grounded, and the gain setting voltage Vg is supplied from the pulse width modulation circuit 61. The pulse width modulated signal PW output to the analog switch 6
2, the analog switch 62 is switched to the terminal A side during the high level (pulse width) period of the pulse width modulation signal PW, and the analog switch 62 is switched to the terminal A side during the low level period of the pulse width modulation signal PW. Switched to terminal B side. Therefore, from the analog switch 62, the value during the pulse width period is equal to the value of the gain setting voltage Vg determined by the data Dg, that is, the pulse amplitude is
A pulse width modulation signal WA set at g is obtained. Then, this pulse width modulation signal WA is supplied to an integrating circuit 63 and integrated, and a voltage AN having a slope portion having a slope set by the data Dg is obtained from the integrating circuit 63 in a period before and after the rise of the signal FS.

このD/Aコンバータ60から得られる傾斜部分を有す
る電圧ANが加算回路72に供給される。
A voltage AN having a slope portion obtained from this D/A converter 60 is supplied to an adder circuit 72 .

また、システム制御部100からオフセット電圧Voの
データDoが得られ、このデータDOがD/Aコンハー
ク73に供給されてオフセフ t・電圧Voが得られる
。データDo、従ってオフセット電圧Voは後述のよう
に設定される。そして、このオフセント電圧■0が加算
回路72に供給されて、加算回路72において傾斜部分
を有する電圧ANに対してオフセット電圧VOが加算さ
れる。
Further, data Do of the offset voltage Vo is obtained from the system control unit 100, and this data DO is supplied to the D/A converter 73 to obtain the offset voltage Vo. The data Do, and therefore the offset voltage Vo, are set as described later. This offset voltage (2)0 is then supplied to an adder circuit 72, where the offset voltage VO is added to the voltage AN having a slope portion.

この加算回路72から得られる、傾斜部分を有しオフセ
ット電圧Voの加算された電圧AOはサンプリングホー
ルド回路74に供給される。また、電圧比較回路21か
ら得られる信号FSがパルス形成回路75に供給されて
、パルス形成回路75から信号FSの立ち上がりの時点
においてサンプリングパルスSPが得られる。そして、
このサンプリングパルスSPがサンプリングホールド回
路74に供給されて、サンプリングホールド回路74に
おいて加算回路72から得られる電圧AOの傾斜部分が
サンプリングパルスSPによりサンプリングホールドさ
れ、そのサンプリングホールド電圧SHが加算回路76
を通じモータ駆動増幅回路77を通じてモータ10に供
給される。
A voltage AO obtained from the adder circuit 72 and having a slope portion and to which the offset voltage Vo is added is supplied to a sampling and holding circuit 74 . Further, the signal FS obtained from the voltage comparison circuit 21 is supplied to the pulse forming circuit 75, and the sampling pulse SP is obtained from the pulse forming circuit 75 at the time of the rise of the signal FS. and,
This sampling pulse SP is supplied to the sampling hold circuit 74, where the slope portion of the voltage AO obtained from the adding circuit 72 is sampled and held by the sampling pulse SP, and the sampling hold voltage SH is applied to the adding circuit 76.
The signal is supplied to the motor 10 through a motor drive amplifier circuit 77.

システム制御部100には、操作部90での操作により
得られた、モータ10の設定速度のデータDxが供給さ
れる。また、電圧比較回路21から得られる信号FSが
ディジタル構成の速度検出回路81に供給されて信号F
Sの周期Tからモータ10の回転速度が検出され、その
検出出力VDがシステム制御部100に供給される。
The system control unit 100 is supplied with data Dx of the set speed of the motor 10 obtained by operating the operation unit 90 . Further, the signal FS obtained from the voltage comparison circuit 21 is supplied to the speed detection circuit 81 having a digital configuration, and the signal FS is
The rotation speed of the motor 10 is detected from the period T of S, and the detection output VD is supplied to the system control unit 100.

第1図の例はビデオテープレコーダの再生時において外
部同期の状態で再生信号が得られるようにモータlOの
位相制御装置が併せて設けられた場合で、すなわち、コ
ントロールヘッド4によりテープ1の一側縁からコント
ロール信号CTが再生され、このコントロール信号CT
が位相比較回路86に供給されて端子87から与えられ
る基準信号REと位相比較され、位相比較回路86から
得られる位相誤差電圧PEが加算回路76を通じモータ
駆動増幅回路77を通じてモータlOに供給される。そ
して、この場合、位相比較回路86から得られる位相誤
差電圧PEが位相誤差検出回路88に供給されて位相誤
差が一定以下であるか否かが検出され、その検出出力P
Dがシステム制御部100に供給される。
The example shown in FIG. 1 is a case in which a phase control device for the motor 10 is also provided so that a playback signal can be obtained in an externally synchronized state during playback of a video tape recorder. A control signal CT is reproduced from the side edge, and this control signal CT
is supplied to the phase comparison circuit 86 and compared in phase with the reference signal RE applied from the terminal 87, and the phase error voltage PE obtained from the phase comparison circuit 86 is supplied to the motor IO through the addition circuit 76 and the motor drive amplifier circuit 77. . In this case, the phase error voltage PE obtained from the phase comparison circuit 86 is supplied to the phase error detection circuit 88, which detects whether the phase error is below a certain level, and outputs the detection output P.
D is supplied to the system control unit 100.

G−2制御動作 上述の構成のもとてのビデオテープレコーダの再生時に
おけるモータ10の速度制御の動作を、第5図のフロー
チャートにシステム制御部100が実行する動作制御プ
ログラムを示して説明すると、スタート後、まずディシ
ジョン101において、操作部90から供給されるデー
タDxから、ノーマル再生モードが指示されたか否かを
判断し、ノーマル再生モードが指示されたと判断した場
合には、ディシジョン102に移って、速度検出回路8
1から得られるモータ10の回転速度の検出出力VDか
ら、モータ10の回転速度が1倍速の付近にあるか否か
を判断し、1倍速の付近にあると判断した場合には、デ
ィシジョン103に移って、位相誤差検出回路88から
得られる位相誤差の検出出力PDから、位相誤差が一定
以下であるか否かを判断し、一定以下であると判断した
場合には、プロセス104に移って、データDnおよび
Dpとして分周回路37の分周数Nnおよびカウンタ3
8のプリセットカウント数Npを1倍連用に設定するも
のを送出し、データDgとして利得設定電圧Vgを大き
くしてD/Aコンバータ60から得られる電圧ANの傾
斜部分の傾きを第3図の実線で示すように大きくするも
のを送出するとともに、データDoとしてオフセット電
圧V。
G-2 Control Operation The operation of controlling the speed of the motor 10 during playback of the video tape recorder with the above-mentioned configuration will be explained by referring to the flowchart of FIG. 5, which shows the operation control program executed by the system control unit 100. , After starting, first in decision 101, it is determined from the data Dx supplied from the operation unit 90 whether or not the normal playback mode has been instructed, and if it is determined that the normal playback mode has been instructed, the process moves to decision 102. The speed detection circuit 8
Based on the detection output VD of the rotational speed of the motor 10 obtained from step 1, it is determined whether the rotational speed of the motor 10 is around 1x speed or not. Then, based on the phase error detection output PD obtained from the phase error detection circuit 88, it is determined whether the phase error is below a certain level, and if it is determined that it is below a certain level, the process moves to process 104, The frequency dividing number Nn of the frequency dividing circuit 37 and the counter 3 as data Dn and Dp.
The solid line in FIG. 3 shows the slope of the voltage AN obtained from the D/A converter 60 by increasing the gain setting voltage Vg and increasing the gain setting voltage Vg as data Dg. The offset voltage V is sent as the data Do.

を第3図の実線で示すように零にするものを送出する。The signal that makes the value zero as shown by the solid line in FIG. 3 is sent.

ディシジョン103において位相誤差が一定以下でない
と判断した場合には、プロセス105に移って、データ
DnおよびDpとして分周回路37の分周数Nnおよび
カウンタ38のプリセットカウント数Npを1倍連用に
設定するものを送出し、データDgとして利得設定電圧
Vgを小さくしてD/Aコンバータ60から得られる電
圧ANの傾斜部分の傾きを第3図の破線で示すように小
さくするものを送出するとともに、データDOとしてオ
フセット電圧Voを第3図の破線で示すように零でない
一定の値にするものを送出する。これにより、速度を1
倍速に保ったまま位相が速やかに引き込まれる。
If it is determined in decision 103 that the phase error is not below a certain level, the process moves to process 105 and sets the frequency division number Nn of the frequency dividing circuit 37 and the preset count number Np of the counter 38 to 1 times continuous use as data Dn and Dp. and transmits data Dg that reduces the gain setting voltage Vg to reduce the slope of the slope portion of the voltage AN obtained from the D/A converter 60 as shown by the broken line in FIG. As data DO, data that sets the offset voltage Vo to a constant value other than zero as shown by the broken line in FIG. 3 is sent. This increases the speed by 1
The phase is quickly drawn in while maintaining double speed.

アイソジョン102においてモータ10の回転速度が1
倍速の付近にないと判断した場合には、プロセス106
に移って、データDn、Dp、DgおよびDOとしてプ
ロセス104におけるものと同じものを送出する。
In the isovision 102, the rotation speed of the motor 10 is 1
If it is determined that the speed is not around double speed, process 106
, and sends out the same data as in process 104 as data Dn, Dp, Dg and DO.

ディシジョン101においてノーマル再生モードが指示
されてないと判断した場合には、ディシジョン107に
移って、変速再生モードが指示されたか否かを判断し、
変速再生モードが指示されたと判断した場合には、プロ
セス108に移って、データDn、DpおよびDgとし
て分周回路37の分周数Nn、カウンタ38のプリセッ
トカウント数Npおよび利得設定電圧VgすなわちD/
Aコンバータ60から得られる電圧ANの傾斜部分の傾
きを指示された速度用に設定するものを送出するととも
に、データDOとしてオフセット電圧Voを零にするも
のを送出する。ディシジョン107において変速再生モ
ードが指示されてないと判断した場合には、ディシジョ
ン101に戻る。
If it is determined in decision 101 that normal playback mode has not been instructed, the process moves to decision 107, where it is determined whether variable speed playback mode has been instructed,
If it is determined that the variable speed reproduction mode has been instructed, the process moves to process 108, where the frequency division number Nn of the frequency dividing circuit 37, the preset count number Np of the counter 38, and the gain setting voltage Vg, that is, D /
A value that sets the slope of the slope portion of the voltage AN obtained from the A converter 60 for the designated speed is sent out, and data that makes the offset voltage Vo zero is sent out as data DO. If it is determined in decision 107 that the variable speed playback mode has not been instructed, the process returns to decision 101.

H発明の効果 本発明によれば、モータの回転速度をいずれの回転方向
のあらゆる速度に設定することができるとともに、それ
ぞれの設定速度において設定速度に合う最適な制御を行
わせることができる。
Effects of the Invention According to the present invention, the rotational speed of the motor can be set to any speed in any rotational direction, and optimal control matching the set speed can be performed at each set speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の速度制御装置の一実施例を示すブロッ
ク図、第2図、第3図および第4図は第1図の実施例の
動作の説明のための波形図、第5図は第1図の実施例に
おけるシステム制御部が実行する動作制御プログラムを
示すフローチャート、第6図は本発明の速度制御装置の
原理的構成を示すブロック図、第7図は従来の速度制御
装置の原理的構成を示すブロック図である。 図中、10は直流モータ、20は周波数発電機、38は
ディジタル遅延手段を構成するカウンタ、39はデータ
を得るカウンタ、60はD/Aコンバータ、74はサン
プリングホールド回路、75はパルス形成回路、100
はシステム制御部である。 壜→ゆの怠力我う 第2図 W D/A受挟1国用兼形 第3図 到キヒオフ℃ツト/電ソLり會乏畔υBギl杉第4図
FIG. 1 is a block diagram showing one embodiment of the speed control device of the present invention, FIGS. 2, 3 and 4 are waveform diagrams for explaining the operation of the embodiment of FIG. 1, and FIG. 5 is a flowchart showing the operation control program executed by the system control unit in the embodiment of FIG. 1, FIG. 6 is a block diagram showing the principle configuration of the speed control device of the present invention, and FIG. FIG. 2 is a block diagram showing the basic configuration. In the figure, 10 is a DC motor, 20 is a frequency generator, 38 is a counter constituting a digital delay means, 39 is a counter for obtaining data, 60 is a D/A converter, 74 is a sampling hold circuit, 75 is a pulse forming circuit, 100
is the system control unit. Bottle → Yuno's laziness figure 2 W D/A acceptance 1 country combination figure 3 arrival Kihioff ℃tuto/Electronic solar L meeting poor υB gil cedar figure 4

Claims (1)

【特許請求の範囲】 直流モータと、 この直流モータの回転速度に応じた周波数の信号を発生
する信号発生手段と、 この信号発生手段から得られる信号を遅延するディジタ
ル遅延手段と、 このディジタル遅延手段から得られる信号を基準にクロ
ックをカウントすることにより、上記信号発生手段から
得られる信号の一周期内の一部の期間で漸次変化するデ
ータを得るカウンタと、このカウンタの出力のデータを
D/A変換して、上記一部の期間で傾斜部分を有する電
圧を得るD/Aコンバータと、 上記信号発生手段から得られる信号からサンプリングパ
ルスを形成するパルス形成回路と、このパルス形成回路
から得られるサンプリングパルスにより上記D/Aコン
バータから得られる電圧の上記傾斜部分をサンプリング
ホールドして、その出力のサンプリングホールド電圧を
上記直流モータに供給するサンプリングホールド回路と
、上記ディジタル遅延手段における遅延時間、上記D/
Aコンバータから得られる電圧の上記傾斜部分の傾きお
よび上記D/Aコンバータから得られる電圧の上記傾斜
部分の始点における値を設定・変更するシステム制御部
と を備えた、モータの速度制御装置。
[Scope of Claims] A DC motor, a signal generating means for generating a signal with a frequency corresponding to the rotational speed of the DC motor, a digital delay means for delaying a signal obtained from the signal generating means, and the digital delay means. A counter obtains data that gradually changes during a part of one cycle of the signal obtained from the signal generating means by counting clocks based on the signal obtained from the signal generating means, and the output data of this counter is A D/A converter that performs A conversion to obtain a voltage having a slope portion in the part of the period; a pulse forming circuit that forms a sampling pulse from the signal obtained from the signal generating means; a sampling and holding circuit that samples and holds the slope portion of the voltage obtained from the D/A converter using a sampling pulse and supplies the output sampling and holding voltage to the DC motor; a delay time in the digital delay means; /
A motor speed control device, comprising: a system control unit that sets and changes a slope of the slope portion of the voltage obtained from the A converter and a value at a starting point of the slope portion of the voltage obtained from the D/A converter.
JP60015114A 1985-01-29 1985-01-29 Speed controller for motor Pending JPS61177185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60015114A JPS61177185A (en) 1985-01-29 1985-01-29 Speed controller for motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60015114A JPS61177185A (en) 1985-01-29 1985-01-29 Speed controller for motor

Publications (1)

Publication Number Publication Date
JPS61177185A true JPS61177185A (en) 1986-08-08

Family

ID=11879797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60015114A Pending JPS61177185A (en) 1985-01-29 1985-01-29 Speed controller for motor

Country Status (1)

Country Link
JP (1) JPS61177185A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161890A (en) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd Motor controller
JPS63153680U (en) * 1987-03-30 1988-10-07

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161890A (en) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd Motor controller
JPS63153680U (en) * 1987-03-30 1988-10-07

Similar Documents

Publication Publication Date Title
JPH036745B2 (en)
US6121747A (en) Electric motor controller
US4287458A (en) Digital servo control circuit
JPH07112360B2 (en) Control method and apparatus for PWM inverter
JPS6247854A (en) Automatic tracking device for magnetic recording and reproducing device
JPS61177185A (en) Speed controller for motor
JP3021606B2 (en) Capstan servo device
JPS5873045A (en) Capstan servo circuit
JPH11178380A (en) Motor speed controller
EP0145310A2 (en) Motor servo circuit for a magnetic recording and reproducing apparatus
JPS63302794A (en) Motor current control method
JPS5815979B2 (en) Analog to digital converter
JP2538232B2 (en) Digital servo device
JPS648951B2 (en)
JPH02197283A (en) Rotation controller
JPH0550235B2 (en)
KR0155858B1 (en) Capstan Servo Circuit
JP2998400B2 (en) Motor speed control device
JPS61177182A (en) Motor controller
JPS5839292A (en) Digital system motor speed control circuit
JPH0130395B2 (en)
JPH05291905A (en) Phase detection circuit
JPS5880156A (en) Capstan controlling method of vtr
JPH0522971A (en) Servo control device
JP2000152642A (en) Carrier generation circuit of PWM inverter