JPS61165893A - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JPS61165893A JPS61165893A JP60006455A JP645585A JPS61165893A JP S61165893 A JPS61165893 A JP S61165893A JP 60006455 A JP60006455 A JP 60006455A JP 645585 A JP645585 A JP 645585A JP S61165893 A JPS61165893 A JP S61165893A
- Authority
- JP
- Japan
- Prior art keywords
- level
- line
- data
- data line
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体不揮発性メモリ（以下ＥＦＲＯＭと略す
）に関するものである。
）に関するものである。
従来の技術
従来のＥＦＲＯＭにおいては第２図に示すようＫ、例え
ばメモリ・セル・トランジスタＱｒｎｎ が選択さ、れ
る場合、ワード線Ｗ！ｎのみが“Ｈ”レベルとなり、そ
の他のワード線は”Ｌ”レベルとなる。また、Ｙゲート
ΦトランジスタＹｎのみがＯＮし、それ以外のＹゲート
嗜トランジスタはＯＦＦしている。従ってデータ線Ｄｎ
のみがメモリ・セル・トランジスタＱ！ｎｎ のデー
タに依存しである特定のレベルに決められ、それ以外の
データ線のレベルはフローティング状態であシ、また、
この場合ワード線Ｗｒｎに接続されているメモリ・セル
−トランジスタのデータの内容によってそれぞれデータ
線のレベルが異なる。
ばメモリ・セル・トランジスタＱｒｎｎ が選択さ、れ
る場合、ワード線Ｗ！ｎのみが“Ｈ”レベルとなり、そ
の他のワード線は”Ｌ”レベルとなる。また、Ｙゲート
ΦトランジスタＹｎのみがＯＮし、それ以外のＹゲート
嗜トランジスタはＯＦＦしている。従ってデータ線Ｄｎ
のみがメモリ・セル・トランジスタＱ！ｎｎ のデー
タに依存しである特定のレベルに決められ、それ以外の
データ線のレベルはフローティング状態であシ、また、
この場合ワード線Ｗｒｎに接続されているメモリ・セル
−トランジスタのデータの内容によってそれぞれデータ
線のレベルが異なる。
よってアドレス入力が切り換わり、次にメモリ・セル・
トランジスタＱ０゜が選択されると、ワード線Ｄ０のレ
ベルはフローティング状態か゛らメモリのセル・トラン
ジスタＱ０゜のデータの内容に依存した特定のレベルに
変わることになる。
トランジスタＱ０゜が選択されると、ワード線Ｄ０のレ
ベルはフローティング状態か゛らメモリのセル・トラン
ジスタＱ０゜のデータの内容に依存した特定のレベルに
変わることになる。
発明が解決′しようとする問題点
このようにデータ線のレベルが７０−ティング状態から
ある特定のレベルに変わることは、データの誤読み出し
やアクセス時間の遅延につながる。
ある特定のレベルに変わることは、データの誤読み出し
やアクセス時間の遅延につながる。
本発明は非選択状態のデータ線のレベルを固定し、デー
タの誤読み出しの防止およびアクセス時間の高速化を図
る方法を提供するものである。
タの誤読み出しの防止およびアクセス時間の高速化を図
る方法を提供するものである。
問題点を解決するための手段
本発明の構成を示すと、アドレスを指定するワード線を
Ｘデコーダより、ＥＦＲＯＭの各メモリセルトランジス
タのゲートに接続し、一方読出し回路と通して各データ
線より、上記メモリセルトランジスタのドレインに接続
する構成に新たに同各データ線に、Ｙゲートの反転入力
を有するＮチャンネルエンハン各メント型ＭＯＳトラン
ジスタ（以下ＥＭＯ３Ｔと略す）を介して・（イアスミ
圧発生回路に接続した構成のＥＦＲＯＭである。
Ｘデコーダより、ＥＦＲＯＭの各メモリセルトランジス
タのゲートに接続し、一方読出し回路と通して各データ
線より、上記メモリセルトランジスタのドレインに接続
する構成に新たに同各データ線に、Ｙゲートの反転入力
を有するＮチャンネルエンハン各メント型ＭＯＳトラン
ジスタ（以下ＥＭＯ３Ｔと略す）を介して・（イアスミ
圧発生回路に接続した構成のＥＦＲＯＭである。
作 用
本発明によると、データ線がＹｏ・・・・・・Ｙユ信号
によって選択されているときは、それに接続されたＹ、
・・・・・Ｙ信号によって動作するＥＭＯ８ＴはＱ
ｎ ｏｆｆ（、、同データ線は〕９イアス発生回路から切り
はなされ、データ線のレベルはワード線で選択されるメ
モリセルにより、ある決まった特定のレベルとなる。一
方、非選択の場合、データ線は、Ｙｏ・・・・・・九信
号によって動作するＥＭＯ３Ｔによって、バイアス発生
回路で与えられるレベルに固定されるので、したがって
、読出し時のデータ線のレベルの変動は、この固定レベ
ルが基準になり、誤読出しを防止できる。
によって選択されているときは、それに接続されたＹ、
・・・・・Ｙ信号によって動作するＥＭＯ８ＴはＱ
ｎ ｏｆｆ（、、同データ線は〕９イアス発生回路から切り
はなされ、データ線のレベルはワード線で選択されるメ
モリセルにより、ある決まった特定のレベルとなる。一
方、非選択の場合、データ線は、Ｙｏ・・・・・・九信
号によって動作するＥＭＯ３Ｔによって、バイアス発生
回路で与えられるレベルに固定されるので、したがって
、読出し時のデータ線のレベルの変動は、この固定レベ
ルが基準になり、誤読出しを防止できる。
実施例
第１図に本発明の概略を示す。各データ線り、・・・・
・Ｄユは各ＥＭＯ３ＴＱ０・・・・・・Ｑユを介してバ
イアス電圧発生回路に接続されており、各ＥＭＯ３ＴＱ
０・・・・・・ＱｎのゲートにはそれぞれのＹゲートの
入力信号Ｙ０・・・・・・Ｙｎをインバートした信号Ｙ
０・・・・・・乙が入力されている。従って、たとえば
、データ線Ｄ０が選択されている場合には、それに接続
されたＥＭＯ８ＴＱｏは０ＦＦＬ、、データ線Ｄ０はバ
イアス電圧発生回路から切り離され、データ線Ｄ０のレ
ベルは選択されたメモリ・セル・トランジスタＱ０゜・
・・・・・９工。のうちのいずれかのデータの内容によ
って決まった特定のレベルとなる。一方弁選択データ線
（たとえば、Ｄｎ）においては、それに接続されたＥＭ
ＯＳＴＱｎはＯＮし、データ線Ｄｎはバイアス発生回路
によって与えられるレベルに固定される。
・Ｄユは各ＥＭＯ３ＴＱ０・・・・・・Ｑユを介してバ
イアス電圧発生回路に接続されており、各ＥＭＯ３ＴＱ
０・・・・・・ＱｎのゲートにはそれぞれのＹゲートの
入力信号Ｙ０・・・・・・Ｙｎをインバートした信号Ｙ
０・・・・・・乙が入力されている。従って、たとえば
、データ線Ｄ０が選択されている場合には、それに接続
されたＥＭＯ８ＴＱｏは０ＦＦＬ、、データ線Ｄ０はバ
イアス電圧発生回路から切り離され、データ線Ｄ０のレ
ベルは選択されたメモリ・セル・トランジスタＱ０゜・
・・・・・９工。のうちのいずれかのデータの内容によ
って決まった特定のレベルとなる。一方弁選択データ線
（たとえば、Ｄｎ）においては、それに接続されたＥＭ
ＯＳＴＱｎはＯＮし、データ線Ｄｎはバイアス発生回路
によって与えられるレベルに固定される。
発明の効果
本発明によれば、非選択データ線のレベルを固定するこ
とができデータの誤読み出しを防ぐことができ、またそ
の固定するレベルを、データが′０″と“１”の場合の
データ線のレベルの中間に設定することによりアクセス
時間の高速化を図ることが可能となる。
とができデータの誤読み出しを防ぐことができ、またそ
の固定するレベルを、データが′０″と“１”の場合の
データ線のレベルの中間に設定することによりアクセス
時間の高速化を図ることが可能となる。
第１図は本発明のＥＦＲＯＭの一実施例構成図、第２図
は従来例のＥＦＲＯＭの構成図である。
は従来例のＥＦＲＯＭの構成図である。
Claims (1)
- アドレスを指定するワード線をＸデコーダより、不揮発
性メモリの各セルトランジスタのゲートに接続し、且つ
読出し回路を通して各データ線より、前記メモリセルト
ランジスタのドレインに接続した構成を具備し、前記デ
ータ線を、Ｙゲートの反転出力で駆動されるＮチャンネ
ルエンハンスメント型ＭＯＳトランジスタを介してバイ
アス電源回路に接続したことを特徴とする半導体不揮発
性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006455A JPS61165893A (ja) | 1985-01-17 | 1985-01-17 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006455A JPS61165893A (ja) | 1985-01-17 | 1985-01-17 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61165893A true JPS61165893A (ja) | 1986-07-26 |
Family
ID=11638904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006455A Pending JPS61165893A (ja) | 1985-01-17 | 1985-01-17 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10193848A (ja) * | 1996-12-27 | 1998-07-28 | Rohm Co Ltd | 回路チップ搭載カードおよび回路チップモジュール |
-
1985
- 1985-01-17 JP JP60006455A patent/JPS61165893A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10193848A (ja) * | 1996-12-27 | 1998-07-28 | Rohm Co Ltd | 回路チップ搭載カードおよび回路チップモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4930067A (en) | Microcomputer having a high-speed operation mode and a low-speed operation mode with intermittent disabling of sense amplifiers | |
| US5604705A (en) | Static random access memory sense amplifier | |
| JPS631778B2 (ja) | ||
| JPS61104394A (ja) | 半導体記憶装置 | |
| US4665507A (en) | Semiconductor memory having load devices controlled by a write signal | |
| JPH03296996A (ja) | メモリ装置 | |
| JPS61165893A (ja) | 半導体不揮発性メモリ | |
| JP2979185B2 (ja) | ブロックライト制御機能を有するシンクロナスグラフィックｒａｍ | |
| KR100250754B1 (ko) | 플래쉬 메모리에서의 디코더 회로 | |
| KR100313731B1 (ko) | 데이터버스에서의 데이터 트랜스퍼를 가속시키는 클램프회로를구비한 반도체 집적회로장치 | |
| KR100250752B1 (ko) | 플래쉬 메모리에서의 디코더회로 | |
| JPH10199279A (ja) | フラッシュメモリ用デコーダ回路 | |
| JPS61104397A (ja) | 半導体記憶装置 | |
| US5179678A (en) | Address/control signal input circuit for a cache controller which clamps the address/control signals to predetermined logic level clamp signal is received | |
| JP2001184886A (ja) | ワードラインデコーダ | |
| JPS59117788A (ja) | Ｅｐｒｏｍ装置 | |
| JPH03125397A (ja) | 論理定義用メモリ | |
| JPS63266689A (ja) | 半導体メモリ | |
| JP2702265B2 (ja) | 半導体記憶装置 | |
| JP2622051B2 (ja) | Ｅｅｐｒｏｍ | |
| JPH0636586A (ja) | 半導体読み出し専用記憶装置 | |
| JPH05166376A (ja) | 半導体集積回路装置 | |
| KR100206133B1 (ko) | 정적반도체 메모리장치 | |
| JP3369706B2 (ja) | 半導体記憶装置 | |
| JPS6216471B2 (ja) |