JPS61161920A - 試験装置の電源保護装置 - Google Patents
試験装置の電源保護装置Info
- Publication number
- JPS61161920A JPS61161920A JP114885A JP114885A JPS61161920A JP S61161920 A JPS61161920 A JP S61161920A JP 114885 A JP114885 A JP 114885A JP 114885 A JP114885 A JP 114885A JP S61161920 A JPS61161920 A JP S61161920A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- fet switch
- flip
- power fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 13
- 230000001681 protective effect Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く幸業上の利用分野〉
本発明は集積回路など（以下ＩＣという）のパアン・イ
ン法による試験装置の電源保護装置に関し、事故発生と
同時に回路を遮断する速断性とかつリセットの容易な電
源保護装置に関する０ 〈従来の技術〉 従来被試験ＩＣの電源側と接地側がショートしていた場
合などで異常電流が流れる場合、これを防止するために
はヒユーズを使用することが一般に行なわれていたが、
ヒユーズでは溶断に速断性が乏しく、また溶断の都度交
換しなければならず、パアン・イン試験の作業効率を悪
くしていた。
ン法による試験装置の電源保護装置に関し、事故発生と
同時に回路を遮断する速断性とかつリセットの容易な電
源保護装置に関する０ 〈従来の技術〉 従来被試験ＩＣの電源側と接地側がショートしていた場
合などで異常電流が流れる場合、これを防止するために
はヒユーズを使用することが一般に行なわれていたが、
ヒユーズでは溶断に速断性が乏しく、また溶断の都度交
換しなければならず、パアン・イン試験の作業効率を悪
くしていた。
またリセット可能なノーヒユーズブレーカ−も一般には
有るが、これは電力用が一般的で本発明が対象としてい
るような小電力で、しかも速断性の高い装置は使用され
ていない。
有るが、これは電力用が一般的で本発明が対象としてい
るような小電力で、しかも速断性の高い装置は使用され
ていない。
〈発明が解決しようとする問題点〉
本発明は上述のような問題を解決するもので、一般のノ
ーヒユーズ・ブレーカ−のようにリセットが容易で、し
かも微小電流でも動作出来る電源保護装置を提供するも
のである。
ーヒユーズ・ブレーカ−のようにリセットが容易で、し
かも微小電流でも動作出来る電源保護装置を提供するも
のである。
〈問題を解決するための手段〉
電源と被試験ＩＣを接続する回線にパワーＦＥＴスイッ
チと負荷電流検出抵抗を直列に接続し、この負荷電流検
出抵抗の検出電圧によシ前記パワーＦＥＴスイｙｆｔ７
）ＯＮ−ＯＦＦｆｌｌｌａを行なう制御回路を設けるも
のである。
チと負荷電流検出抵抗を直列に接続し、この負荷電流検
出抵抗の検出電圧によシ前記パワーＦＥＴスイｙｆｔ７
）ＯＮ−ＯＦＦｆｌｌｌａを行なう制御回路を設けるも
のである。
〈作 用〉
上述のように前記検出電圧が規定値を超過すると瞬時に
制御回路が動作して回路断とするばかシでなく、規定値
が微小電圧の場合でも動作出来るので、極めて小電力の
回路の場合でもそのｉｔ使用出来る。
制御回路が動作して回路断とするばかシでなく、規定値
が微小電圧の場合でも動作出来るので、極めて小電力の
回路の場合でもそのｉｔ使用出来る。
〈実施例〉
第１図は本発明の一実施例の電源保護装置の回路図で、
電源側入力端子１と負荷側出力端子２との間にパワーＦ
ＥＴスイッチ３と負荷電流検出抵抗４とを直列に接続す
る。図示のものは負荷電流検出抵抗４はパワーＦＥＴの
ソース側であるがドレイン側に設けてもよい。負荷電流
検出抵抗４０両端の検出電圧を演算増幅器（以下オペア
ンプという）５に入力し、その出力はフリップフロップ
回路６０セット端子に接続する。一方このフリップフロ
ップ回路６のリセット端子にはリセットスイッチ８が接
続しである。フリップフロップ回路６の出力はスイッチ
ングトランジスタ７に入力してＯＮ又はＯＦＦの状態を
保持させる。前記スイッチングトランジスタ７は前記パ
ワーＦＥＴスイッチ３のゲートと接地間に接続しである
。さらにパワーＦＥＴスイッチ３にはそのＯＮ又はＯＦ
Ｆの状態を保持させる為のバイアス電源９の＋側が抵抗
１０を通してゲートに、−側が直接ドレインに接続しで
ある。上記のオペアンプ５．フリップフロップ回路６．
スイッチングトランジスタ７、バイアス電源９．抵抗１
０で前記制御回路１１を構成している。
電源側入力端子１と負荷側出力端子２との間にパワーＦ
ＥＴスイッチ３と負荷電流検出抵抗４とを直列に接続す
る。図示のものは負荷電流検出抵抗４はパワーＦＥＴの
ソース側であるがドレイン側に設けてもよい。負荷電流
検出抵抗４０両端の検出電圧を演算増幅器（以下オペア
ンプという）５に入力し、その出力はフリップフロップ
回路６０セット端子に接続する。一方このフリップフロ
ップ回路６のリセット端子にはリセットスイッチ８が接
続しである。フリップフロップ回路６の出力はスイッチ
ングトランジスタ７に入力してＯＮ又はＯＦＦの状態を
保持させる。前記スイッチングトランジスタ７は前記パ
ワーＦＥＴスイッチ３のゲートと接地間に接続しである
。さらにパワーＦＥＴスイッチ３にはそのＯＮ又はＯＦ
Ｆの状態を保持させる為のバイアス電源９の＋側が抵抗
１０を通してゲートに、−側が直接ドレインに接続しで
ある。上記のオペアンプ５．フリップフロップ回路６．
スイッチングトランジスタ７、バイアス電源９．抵抗１
０で前記制御回路１１を構成している。
このような回路で電源側から制限値以内の電流を負荷の
ＩＣに流している間は前記負荷電流検出抵抗４の検出電
圧は規定値以下であり、これを一定の増幅率で増幅して
もフリップフロップ回路６をセットするに致らず、従っ
てスイッチングトランジスタ７はＯＦＦの状態であるの
で、パワーＦＥＴスイッチ３のドレイン、ゲート間には
バイアス電圧９の電圧がそのままがバイアス電圧として
印加しているので、パワーＦＥＴスイッチはＯＮの状態
であり、電源と負荷のＩＣとは直結されている。
ＩＣに流している間は前記負荷電流検出抵抗４の検出電
圧は規定値以下であり、これを一定の増幅率で増幅して
もフリップフロップ回路６をセットするに致らず、従っ
てスイッチングトランジスタ７はＯＦＦの状態であるの
で、パワーＦＥＴスイッチ３のドレイン、ゲート間には
バイアス電圧９の電圧がそのままがバイアス電圧として
印加しているので、パワーＦＥＴスイッチはＯＮの状態
であり、電源と負荷のＩＣとは直結されている。
一方負荷のＩＣの故障などにより電源側から供給される
電流が制限値を超過すると負荷電流検出抵抗４の検出電
圧も制限値を超過し、オペアンプ５で増幅された出力電
圧はブリップフロップ回路６をセットしてしまう。この
ような状態になるとスイッチングトランジスタ７はＯＮ
の状態となり、抵抗１０を通してバイアス電源９から電
流が流れるので、パワーＦＥＴスイッチ３のバイアス電
圧は抵抗１０による電圧降下分だけ変化してソース、ゲ
ート間が逆バイアスされ、パワーＦＥＴスイッチ３はＯ
ＦＦの状態となる。このことは電源側と負荷のＩＣ側と
が電気的に遮断されたことＫなる。
電流が制限値を超過すると負荷電流検出抵抗４の検出電
圧も制限値を超過し、オペアンプ５で増幅された出力電
圧はブリップフロップ回路６をセットしてしまう。この
ような状態になるとスイッチングトランジスタ７はＯＮ
の状態となり、抵抗１０を通してバイアス電源９から電
流が流れるので、パワーＦＥＴスイッチ３のバイアス電
圧は抵抗１０による電圧降下分だけ変化してソース、ゲ
ート間が逆バイアスされ、パワーＦＥＴスイッチ３はＯ
ＦＦの状態となる。このことは電源側と負荷のＩＣ側と
が電気的に遮断されたことＫなる。
この状態でリセットスイッチ８を−たん接にすると、フ
リッププロップ回路６は再び反転してリセットされ、ス
イッチングトランジスタ７はＯＦＦ、パワーＦＦ２Ｔス
イツチはＯＮの状態にもどり。
リッププロップ回路６は再び反転してリセットされ、ス
イッチングトランジスタ７はＯＦＦ、パワーＦＦ２Ｔス
イツチはＯＮの状態にもどり。
電源側と負荷のＩＣＩＩが直結される。
なお、前記オペアンプ５の利得を調節すれば電源側から
供給される電流の制限値を調節するか或いは、供給電流
の制限値の調節は負荷電流検出抵抗４の抵抗値を調節す
れば良い。
供給される電流の制限値を調節するか或いは、供給電流
の制限値の調節は負荷電流検出抵抗４の抵抗値を調節す
れば良い。
〈発明の効果〉
上述のように電流の微小変化でも動作させることが出来
るばかりでなく、回路が総て電子的に動作するので速断
性が高い。
るばかりでなく、回路が総て電子的に動作するので速断
性が高い。
また電源からの電流の制限値も容易に調節することが出
来る。
来る。
なシ本発明の電源保護装置は上述のようなＩＣの試験装
置ばかりでなく、他のあらゆる装置の電源保護装置とし
て使用出来ることはもちろんである。
置ばかりでなく、他のあらゆる装置の電源保護装置とし
て使用出来ることはもちろんである。
第１図は本発明の一実施例の電源保護装置の回−略図で
ある。 ３・−・・・・パワーＦＥＴスイッチ、 ４・・・・・
・負荷電流検出抵抗、 ５・・・・・・オペアンプ、
６・・・・・・フリップフロップ回路、 ７・・
・・・・スイッチングトランジスタ、 ９・・・・・
・バイアス電源％ １１・・・・・−ｆｉ制御回路。 ＄１圏
ある。 ３・−・・・・パワーＦＥＴスイッチ、 ４・・・・・
・負荷電流検出抵抗、 ５・・・・・・オペアンプ、
６・・・・・・フリップフロップ回路、 ７・・
・・・・スイッチングトランジスタ、 ９・・・・・
・バイアス電源％ １１・・・・・−ｆｉ制御回路。 ＄１圏
Claims (1)
- 【特許請求の範囲】 １）集積回路などのバアン・イン法による高温試験を行
なう装置において、電源と被試験集積回路とを接続する
回線にパワーＦＥＴスイッチと、負荷電流検出抵抗を直
列に接続し、この負荷電流検出抵抗の検出電圧により前
記パワーＦＥＴスイッチのＯＮ−ＯＦＦ制御を行なう制
御回路とよりなり、この制御回路には前記検出電圧によ
り反転動作するフリップフロップ回路と、このフリップ
フロップ回路の出力によりＯＮもしくはＯＦＦの状態と
なつて前記パワーＦＥＴスイッチのＯＮ−ＯＦＦを制御
するトランジスタスイッチと、前記パワーＦＥＴスイッ
チをＯＮ−ＯＦＦさせるバイアス電源とを具備してなる
試験装置の電源保護装置。 ２）集積回路などのバアン・イン法による高温試験を行
なう装置において、電源と被試験集積回路とを接続する
回線にパワーＦＥＴスイッチと、負荷電流検出抵抗を直
列に接続し、この負荷電流検出抵抗の検出電圧により前
記パワーＦＥＴスイッチのＯＮ−ＯＦＦ制御を行なう制
御回路とよりなり、この制御回路には前記負荷電流検出
抵抗の検出電圧を増幅する増幅器と、この増幅器の出力
により反転動作するフリップフロップ回路と、このフリ
ップフロップ回路の出力によりＯＮもしくはＯＦＦの状
態となつて前記パワーＦＥＴスイッチのＯＮ−ＯＦＦを
制御するトランジスタスイッチと、前記パワーＦＥＴス
イッチをＯＮ−ＯＦＦさせるバイアス電源とを具備して
なる試験装置の電源保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP114885A JPS61161920A (ja) | 1985-01-07 | 1985-01-07 | 試験装置の電源保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP114885A JPS61161920A (ja) | 1985-01-07 | 1985-01-07 | 試験装置の電源保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161920A true JPS61161920A (ja) | 1986-07-22 |
Family
ID=11493354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP114885A Pending JPS61161920A (ja) | 1985-01-07 | 1985-01-07 | 試験装置の電源保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161920A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241627U (ja) * | 1988-09-09 | 1990-03-22 | ||
| JPH04229013A (ja) * | 1990-08-29 | 1992-08-18 | Internatl Business Mach Corp <Ibm> | 過負荷保護回路 |
| CN112055923A (zh) * | 2018-05-15 | 2020-12-08 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 用于保护电子组件的电路布置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653525A (en) * | 1979-10-03 | 1981-05-13 | Hitachi Ltd | Overcurrent control system using comparator |
| JPS59175325A (ja) * | 1983-03-25 | 1984-10-04 | 日本電気株式会社 | 過電流遮断回路 |
-
1985
- 1985-01-07 JP JP114885A patent/JPS61161920A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653525A (en) * | 1979-10-03 | 1981-05-13 | Hitachi Ltd | Overcurrent control system using comparator |
| JPS59175325A (ja) * | 1983-03-25 | 1984-10-04 | 日本電気株式会社 | 過電流遮断回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241627U (ja) * | 1988-09-09 | 1990-03-22 | ||
| JPH04229013A (ja) * | 1990-08-29 | 1992-08-18 | Internatl Business Mach Corp <Ibm> | 過負荷保護回路 |
| CN112055923A (zh) * | 2018-05-15 | 2020-12-08 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 用于保护电子组件的电路布置 |
| JP2021519057A (ja) * | 2018-05-15 | 2021-08-05 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 電子部品グループを保護する回路構成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5296119B2 (ja) | パワー・スイッチの構造および方法 | |
| EP0035808A1 (en) | Current-measuring arrangement with overload protection | |
| JPS59165519A (ja) | 電子式遮断器 | |
| JP2735394B2 (ja) | 温度補償された過負荷トリップレベル半導体リレー | |
| EP0789458A1 (en) | Circuit with overload current protection for power transistors | |
| US7498864B2 (en) | Electronic fuse for overcurrent protection | |
| US6917503B2 (en) | Programmable current limiting using a shunt resistor | |
| US6529355B1 (en) | Input protection circuit implementing a voltage limiter | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPS61161920A (ja) | 試験装置の電源保護装置 | |
| US3735203A (en) | Ve circuit | |
| JP3251803B2 (ja) | 過電流保護回路及び過電圧保護回路 | |
| US5606481A (en) | Overvoltage protection for battery powered equipment | |
| JPH0475533B2 (ja) | ||
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| CN219107044U (zh) | 一种异常保护电路及装置 | |
| JP2794806B2 (ja) | 電界効果トランジスタ増幅器 | |
| US7821755B2 (en) | Resettable short-circuit protection configuration | |
| US20250141203A1 (en) | Electronic Circuit Arrangement for Current Limitation | |
| SU1068915A1 (ru) | Стабилизатор посто нного напр жени | |
| SU708490A1 (ru) | Устройство защиты | |
| SU947792A1 (ru) | Устройство дл испытани транзисторов | |
| CN116015225A (zh) | Pa功率保护功能电路及装置 | |
| JPS62159061A (ja) | 導通／絶縁試験機 | |
| JPS63135879A (ja) | 電源回路 |