JPH03119812A

JPH03119812A - 電流検出回路

Info

Publication number: JPH03119812A
Application number: JP1255274A
Authority: JP
Inventors: Yasuo Mizuide; 水出　靖雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-10-02
Filing date: 1989-10-02
Publication date: 1991-05-22
Anticipated expiration: 2009-08-24
Also published as: JPH0666600B2; US5175489A; WO1993017492A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はバイポーラ型集積回路に内蔵され、内部で得
られた信号を集積回路の外部に出力する際に過大な電流
が流れることを防止するために使用される電流検出回路
に関する。

（従来の技術）バイポーラ型集積回路に内蔵される出力回路では、出力
端子を介して過剰な電流が流れると、出力トランジスタ
が破壊に至ることがある。このような、出力トランジス
タの過剰電流による破壊を防止するため、電流検出回路
により出力端子に流れる電流の値を検出し、この電流値
が所定値を越えたときに出力回路の動作を停止させるよ
うにしている。

第４図は従来の電流検出回路の概略的な構成を示す回路
図である。図示のように電流ｉが流れる経路には電流検
出用の抵抗４１が挿入されている。

そして、この抵抗４１の両端間の降下電圧がｎｐｎトラ
ンジスタ４２のベース・エミッタ間電圧ＶＢＥを越える
と、このトランジスタ４２がオンし、所定電流が流れた
ことを検出する信号がこのトランジスタ４２のコレクタ
に得られる。

（発明が解決しようとする課題）ところで、上記従来の電流検出回路では、電流検出用の
抵抗における降下電圧と検出用のトランジスタのベース
争エミッタ間電圧ＶＢ＋！との大小関係に応じて検出出
力を得るようにしている。ここで、トランジスタのベー
ス・エミッタ間電圧ＶＢＥは約０１７Ｖであるため、例
えばＩＡの電流を検出するためには０，７Ωの低い抵抗
が必要になる。

一方、電流検出用の抵抗における電圧損失及び電力損失
も大きなものとなる。例えばＩＡの電流を検出するため
にはこの抵抗のみで電圧損失が０．７Ｖとなり、電力損
失は０，７Ｗにもなる。

このため、電流検出用の抵抗を集積回路内に構成する場
合には拡散抵抗を使用する必要がある。しかし、拡散抵
抗で０．７Ω程度の低い抵抗を実現することは困難であ
り、このような抵抗は外付は抵抗にする必要がある。こ
の結果、部品点数が増加し、価格が高価となる欠点があ
る。

さらに従来では、検出電流の値がトランジスタのベース
・エミッタ間電圧ＶＢｇと、電流検出用の抵抗の値によ
って決定されるため、電圧ＶＢＥの温度依存性により、
検出電流値が不安定になる。例えば、温度が１００℃上
昇すると、ベース・エミッタ間電圧■Ｂ８が０．７Ｖか
ら０，５Ｖ程度に低下し、検出電圧は２８％も減少し、
これに伴って検出電流も減少する。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、集積回路内に実現でき、電圧損失及
び電力損失も少なく、かつ検出電流の温度依存性の少な
い電流検出回路を提供することにある。

［発明の構成］（課題を解決するための手段）この発明の電流検出回路は、エミッタが共通接続された
第１極性の第１、第２のトランジスタからなり、入出力
間の電流比がＭ：１（Ｍは１以上の数）に設定されたカ
レントミラー回路と、上記カレントミラー回路の入力側
トランジスタである上記第１のトランジスタのコレクタ
にコレクタ及びベースが接続された第２極性の第３のト
ランジスタと、上記カレントミラー回路の出力側トラン
ジスタである上記第２のトランジスタのコレクタにコレ
クタが、上記第３のトランジスタのベースにベースがそ
れぞれ接続され、エミッタ面積が上記第３のトランジス
タのＮ倍（Ｎは１以上の数）に設定された第２極性の第
４のトランジスタと、上記第３及び第４のトランジスタ
のエミッタ相互間に接続された電流検出用の抵抗素子と
、上記第２及び第４のトランジスタの共通コレクタにベ
ースが接続された検出信号出力用の第５のトランジスタ
とを具備したことを特徴とする。

（作用）この発明の電流検出回路では、カレントミラー回路によ
って所定の電流が一定の比率で分流され、第３のトラン
ジスタ及び第４のトランジスタに入力する。そして、こ
の第３及び第４のトランジスタのエミッタ相互間に接続
された電流検出用の抵抗素子に電流が流れ、第４のトラ
ンジスタのエミッタ電位が上昇し、カレントミラー回路
の電流比に一致した電流が第３及び第４のトランジスタ
に流れる始める時点で第５のトランジスタがオンし、検
出出力が得られる。

（実施例）以下、図面を参照してこの発明を実施例により説明する
。

第１図はこの発明に係る電流検出回路の第１の実施例に
よる構成を示す回路図である。例えば−端が電源電圧に
接続された抵抗等で構成されている電流ｌ！ｉ、ｌｌの
他端には、２個のｐｎｐ型のトランジスタ１２．　Ｈの
各エミッタが接続されている。上記２個のｐｎｐ型のト
ランジスタ１２．１３はベースが共通に接続されており
、かつトランジスタ１２のベース・コレクタ間が接続さ
れており、両トランジスタ１２１３はカレントミラー回
路１４を構成している。そして、このカレントミラー回
路１４のトランジスタ１２のエミッタ面積は、トランジ
スタ１３のＭ倍（Ｍは１以上の数）にされており、この
カレントミラー回路１４の入出力電流比はＭ：１に設定
されている。

上記トランジスタ１２のコレクタにはｎｐｎ型のトラン
ジスタ１５のコレクタ及びベースが接続されている。ま
た、上記トランジスタ１３のコレクタにはｎｐｎ型のト
ランジスタ１６のコレクタが接続されている。このトラ
ンジスタ１６のベースは上記トランジスタ１５のベース
に接続されている。上記トランジスタ１Ｇのエミッタ面
積は、トランジスタ１５のＮ倍（Ｎは１以上の数）にさ
れている。そして、上記両トランジスタ１５．１８のエ
ミッタ相互間には電流検出用の抵抗１７が挿入されてい
る。また、上記両トランジスタＨ，１Ｂの共通コレクタ
には検出信号出力用のｎｐｎ型のトランジスタ１８のベ
ースが接続されている。また、このトランジスタ１８の
エミッタは上記トランジスタ１５のエミッタに接続され
ており、コレクタは例えば、図示しない負荷回路を介し
て電源電圧に接続されている。なお、この実施例回路に
おいて、上記ＭＳＮの値はいずれか一方が「１」にされ
ている場合も含むものである。

次に上記のような構成の回路の動作を説明する。

カレントミラー回路１４では入出力電流比がＭ：１に設
定されているため、一方のトランジスタ１３に「１」の
電流が流れる時、他方のトランジスタ１２にはｒＭＪの
電流が流れる。さらに、トランジスタ１５．１８はベー
スが共通接続され、トランジスタ１５のベース争コレ・
フタ間が接続されているので、この両トランジスタ１５
．　１８は仮にそのエミッタ電位が等しい場合にはカレ
ントミラー回路として動作する。従って、トランジスタ
１５．１６のエミッタ電位が等しい場合、トランジスタ
１５に「１」の電流が流れる時、トランジスタ１Ｂには
トランジスタ１５のＮ倍のエミッタ電流を流すことがで
き、トランジスタ１３に対してはＭ−Ｎ倍の電流を流す
ことができる。この結果、抵抗１７に電流が流れていず
、トランジスタ１５．　ｉｅのエミッタ電位が等しい場
合、トランジスタ１３に流れるコレクタ電流の全てがト
ランジスタＩＧに流れる。従って、トランジスタ１８は
オフ状態となり、トランジスタ１８のコレクタ信号であ
る検出信号は“１“レベルとなる。

次に上記抵抗１７に図示の方向で電流ｉが流れ始めたと
する。上記電流１が流れることにより、トランジスタ１
５に対してトランジスタ１６のエミッタ電位が上昇する
。トランジスタ１Ｂのエミッタ電位が上昇することによ
り、このトランジスタ１６に流れるコレクタ電流が減少
する。そして、上記電流ｉの値が増加し、トランジスタ
１Ｂに流れ得るコレクタ電流の値が、トランジスタ１３
のコレクタ電流の値よりも小さくなると、トランジスタ
１８にベース電流が流れ初め、このトランジスタ１８は
オフからオンに動作が切り替わる。このとき、トランジ
スタ１８のコレクタ信号である検出信号は“Ｏ”レベル
に反転し、電流検出用の抵抗１７に所定の電流が流れた
ことを検知することができる。

ところで、上記実施例回路において、トランジスタ１８
がオフからオンに切り替わる際に電流検出用の抵抗１７
の両端間に発生する降下電圧、すなわち抵抗１７におけ
る検出電圧Ｖ　ｄｃｔは次式で与えられる。

ＴＶｄｅＬ　　＝−りｎ　　Ｍ　−Ｎ　　　　　　　　　
−＝　　（１）ここで、Ｋはケルビン定数、Ｔは絶対温
度、ｑは電子電荷である。

上記（１）式で与えられる検出電圧Ｖ　ｄｅＬは、トラ
ンジスタＩＢにおいて、「１」のエミッタ電流とｒＭ−
ＮＪのエミッタ電流とがそれぞれ流れるときのベース・
エミッタ間電圧ＶＢ）：の差、ΔＶ、。

に相当している。

従って、電流検出レベルｉ　ｄｅｔは、抵抗１７の値を
ｒとすると次式で与えられる。

ここで、Ｍ−Ｎの値が４になるように設定されていれば
、上記（１）式の検出電圧Ｖ　ｄｅｔは３６ｍＶになる
。そして、この実施例回路でＩＡの電流を検出するため
には、上記抵抗１７の値は３６ｍΩに設定すればよく、
このときの抵抗１７における電力損失は３６ｍＷになる
。このように電圧損失及び電力損失の小さな抵抗は集積
回路内でアルミパターンを用いて容易に構成することが
できる。

例えば、ＩＡの電流を検出するには２０ｍΩ口のアルミ
パターンを使用し、パターンの幅をＷ１パターンの長さ
をＬとしたときにＬ／Ｗの比を１．８にすることにより
抵抗を実現できる。また、この場合の電力損失も３６ｍ
Ｗと極めて少ない。

さらにアルミパターンによって構成された抵抗１７の電
気抵抗の温度係数は約＋３０００ｐｐｍであり、上記（
１）式に示すように絶対温度に比例する検出電圧とほぼ
打ち消し合い、安定な温度特性を得ることができる。

第２図はこの発明の第２の実施例による構成を示す回路
図である。この実施例回路は、上記第１図に示す第１の
実施例回路内の対応するトランジスタに対し反対極性の
トランジスタをそれぞれ用いて構成するようにしたもの
である。従って、第１図回路中のトランジスタと対応す
るものにはその符号の末尾に「′」を付してその説明は
省略する。

第３図はこの発明の応用例の構成を示すパターン平面図
である。図において、３１は集積回路内の信号出力端子
であり、３２はこの端子３１から出力すべき信号を発生
する出力回路内の出力トランジスタである。そして、上
記端子３１と出力トランジスタ３２との間は、アルミパ
ターンで構成された配線３３によって接続されている。

そして、上記各実施例回路の電流検出用の抵抗１７はこ
の配線３３の一部を利用して構成されている。例えば、
２０ｍΩ口のアルミパターンを用いて上記配線３３を構
成し、上記抵抗１７の値を３６ｍΩとする場合には、こ
のアルミパターンの幅Ｗに対して１．８倍の長さを持つ
パターン長しの両端からこのアルミパターンよりも幅及
び長さが十分に小さい配線を導き、前記両トランジスタ
１５．１６（もしくは１５’　　１Ｂ’ただしトランジ
スタ１５．１８のみ図示）の各エミッタに接続すること
により、抵抗１７が構成される。

［発明の効果］以上説明したようにこの発明によれば、集積回路内に実
現でき、電圧損失及び電力損失も少なく、かつ検出電流
の温度依存性の少ない電流検出回路を提供することがで
きる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例による構成を示す回路
図、第２図はこの発明の第２の実施例による構成を示す
回路図、第３図はこの発明の応用例の構成を示すパター
ン平面図、第４図は従来の電流検出回路の概略的な構成
を示す回路図である。１１・・・電流源、１２．１３・・・ｐｎｐ型のトラン
ジスタ、１４・・・カレントミラー回路、１５．１８・
・・ｎｐｎ型のトランジスタ、１７・・・電流検出用の
抵抗１７．１８・・・検出信号出力用のｎｐｎ型のトラ
ンジスタ。

Claims

【特許請求の範囲】

（１）エミッタが共通接続された第１極性の第１、第２
のトランジスタからなり、入出力間の電流比がＭ：１（
Ｍは１以上の数）に設定されたカレントミラー回路と、上記カレントミラー回路の入力側トランジスタである上
記第１のトランジスタのコレクタにコレクタ及びベース
が接続された第２極性の第３のトランジスタと、上記カレントミラー回路の出力側トランジスタである上
記第２のトランジスタのコレクタにコレクタが、上記第
３のトランジスタのベースにベースがそれぞれ接続され
、エミッタ面積が上記第３のトランジスタのＮ倍（Ｎは
１以上の数）に設定された第２極性の第４のトランジス
タと、上記第３及び第４のトランジスタのエミッタ相互間に接
続された電流検出用の抵抗素子と、上記第２及び第４の
トランジスタの共通コレクタにベースが接続された検出
信号出力用の第５のトランジスタとを具備したことを特徴とする電流検出回路。
（２）前記カレントミラー回路における比の値Ｍ、前記
第３及び第４のトランジスタのエミッタ面積比の値Ｎの
いずれか一方が１に設定されてなることを特徴とする請
求項１記載の電流検出回路。