[go: up one dir, main page]

JPS61160105A - Timing control system - Google Patents

Timing control system

Info

Publication number
JPS61160105A
JPS61160105A JP21585A JP21585A JPS61160105A JP S61160105 A JPS61160105 A JP S61160105A JP 21585 A JP21585 A JP 21585A JP 21585 A JP21585 A JP 21585A JP S61160105 A JPS61160105 A JP S61160105A
Authority
JP
Japan
Prior art keywords
timing
sequence
timing control
control
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21585A
Other languages
Japanese (ja)
Inventor
Tsutomu Matsuki
勉 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21585A priority Critical patent/JPS61160105A/en
Publication of JPS61160105A publication Critical patent/JPS61160105A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To change or add a timing sequence flexibly without changing hardware by effectively combining a timing control device with a timing control computer for executing logical decision. CONSTITUTION:A timing control system 2 receives timing sequence data from a host controlling computer 1, executes the logical decision of the sequence by a timing signal based upon an equipment status signal of an equipment control device 5 on the basis of the sequence and sends a timing command to the device 5 on the basis of the decided result. On the other hand, the start command, end report, control abnormality, controlled result, etc. of a timing control system are actuated on the basis of commands from the computer 1. When the timing sequence is controlled on the basis of the timing control table specified by the computer 1, the flexible timing sequence can be attained by changing the timing sequence data without the change of the hardware.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、粒子加速装置核融合実験装置等所定のタイミ
ングに基いて高速かつ高精度のシーケンス制御を行うタ
イミング制御装置に係シ、特に任意パターンのシーケン
ス設定と変更及び再現性あるタイミング制御に好適なタ
イミング制御システムに関するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a timing control device that performs high-speed and high-precision sequence control based on predetermined timing, such as a particle accelerator or nuclear fusion experimental device, and in particular, relates to a timing control device that performs high-speed and high-precision sequence control based on predetermined timing. The present invention relates to a timing control system suitable for setting and changing sequences and reproducible timing control.

〔発明の背景〕[Background of the invention]

従来の装置は、特開昭56−54511号に記載のよう
に、クロックパルスゼネレータモジュール(CPG)、
タイミングコントロールモジュール(TMC)等の独立
の機能構成要素のモジュールを組合せ、これらのモジュ
ール間を配庫接続することによりークのシーケンスシス
テムt$1IIJi、L、ていた。又、1MCモジュー
ルは、一つの限定された論理判断を行い、そのアウトプ
ットとして、一点のタイミング指令出力としていた。こ
のために、シーケンスシステムの変更、追加に対しては
、新たに、モジュールの追加が、要であり、又、配線接
続替の必要が生じるなど、シーケンスの変更追加に対す
るフレキシビリティについて配慮されていなかった。又
、シーケンスの途中で、制御シーケンスの切替えの必要
性が生じても、切替制御は、できなかった。更に、限定
された論理判断機能しかサポートしていないために、任
意の設定データ、任意のタイミング情報等を使用した論
理判断は、不可能であシ、又、論理判断とタイミング指
令の組み合せは、モジュール単位であるため論理判断の
種類によっては、多数のモジュールを要した。
Conventional devices include a clock pulse generator module (CPG), as described in Japanese Patent Application Laid-Open No. 56-54511;
By combining independent functional component modules such as a timing control module (TMC) and interconnecting these modules, a sequence system was created. Further, the 1MC module makes one limited logical judgment and outputs one timing command as its output. For this reason, changes and additions to the sequence system require the addition of new modules, and the necessity of changing wiring connections, so flexibility for changes and additions to the sequence has not been considered. Ta. Further, even if it becomes necessary to switch the control sequence in the middle of the sequence, the switching control cannot be performed. Furthermore, since it supports only limited logical judgment functions, it is impossible to make logical judgments using arbitrary setting data, arbitrary timing information, etc., and the combination of logical judgment and timing commands is impossible. Since it is based on modules, many modules are required depending on the type of logical judgment.

又、複雑な論理判断の組み合せに対し、タイミング間の
同期性を保ったタイミング指令の出力が、できないため
、シーケンスの再現性が、なかった。
Furthermore, it is not possible to output timing commands that maintain synchronization between timings for combinations of complex logical judgments, resulting in poor sequence reproducibility.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、高速かつ高精度のシーケンス制御を行
うタイミング制御において、タイミングシーケンスの変
更、追加に対しハードウェアの変更なくフレキシビリテ
ィのあるものとし、かつ、制御シーケンス途中において
、プラント状態に対応してシーケンスを切替制御し得る
機能を有し、更にマスタークロックに同期したタイミン
グ指令を送出し得るタイミング制御システムを提供する
Kある。
An object of the present invention is to provide flexibility in timing control that performs high-speed and high-precision sequence control without changing the hardware for changes or additions to the timing sequence, and to adapt to plant conditions during the control sequence. The present invention provides a timing control system which has a function of switching and controlling a sequence using a master clock, and is also capable of sending a timing command synchronized with a master clock.

〔発明の概要〕[Summary of the invention]

本発明は、時間のカウントとタイミング信号の入出力を
行うタイミング制御装置とタイミング制御装置からイベ
ントオリエントに発生するタイミングで、所定のタイミ
ングシーケンスに基いて、論理判断を行うタイミング制
御計算機を、効果的に組み合わせることにより、前記の
目的を達成するものである。
The present invention effectively provides a timing control device that counts time and inputs/outputs timing signals, and a timing control computer that makes logical decisions based on a predetermined timing sequence at the timing that occurs in the event orientation from the timing control device. By combining the above objects, the above object is achieved.

即ち、ホスト制御用計算機からタイミング制御計算機に
タイミングシーケンスデータを設定し、タイミング制御
計算機は、このデータに基いて、タイミング制御装置と
連係をとシながらタイミング制御を行う構成であるため
、タイミングシーケンスの大巾な変更、追加に対しても
、ホスト制御用計算機からのタイミングシーケンスデー
タを、変更するだけで、対応が、可能であシ、更に、従
来のモジュール構成では、不可能であった、複雑な、論
理判断機能、複雑な、タイミングシーケンスの構成に対
しても対応が可能となシ、従来に比べて、著しくフレキ
シビリティのあるシステムとなる。
In other words, the timing sequence data is set from the host control computer to the timing control computer, and the timing control computer performs timing control based on this data while coordinating with the timing control device. Even large-scale changes and additions can be handled simply by changing the timing sequence data from the host control computer.Furthermore, it is possible to deal with complex changes and additions that were impossible with conventional module configurations. The system has a logical judgment function and can handle complex timing sequence configurations, making it a system that is significantly more flexible than conventional systems.

又、タイミングシーケンスデータとして、定常のタイミ
ングシーケンスの他に、プラントの異常発生対応シーケ
ンスを設定しておくことにより、制御シーケンスを異常
発生時、切替え、異常回復後、再び、定常シーケンスの
切替えた時点から開始することができる制御切替機能を
有する。これは、クロックカウンタのカウント途中で、
制御切替指令を出力することにより、その時点のカウン
ト値をセーブする回路を有し、この値をタイミング制御
計算機が記憶しておき、異常回復時、この起憶値をクロ
ックカウンタに設定することにより行われる。
In addition, as timing sequence data, in addition to the steady timing sequence, by setting a sequence for responding to plant abnormalities, the control sequence can be switched when an abnormality occurs, and the point in time when the normal sequence is switched again after the abnormality has been recovered. It has a control switching function that can be started from This is while the clock counter is counting.
By outputting a control switching command, the timing control computer has a circuit that saves the count value at that point in time. This value is stored in the timing control computer, and when an abnormality is recovered, this memory value is set in the clock counter. It will be done.

更に、外部設備の状態変化にともなうイベントオリエン
トの信号は、一旦ホールドしておき、マスタークロック
に同期させたタイミングで、タイミング制御計算機に入
力し、論理演算を行い、その結果によるタイミング指令
出力を、マスタークロックに同期させて出力することに
より、イベントオリエントな動作も、全て、マスターク
ロックに同期した動作で、タイミング指令を出力するこ
とが、可能であシ、プラントの動作状態にかかわらず、
高精度な、タイミングシーケンスの再現性を得ることが
できる。
Furthermore, the event orientation signal associated with a change in the state of external equipment is temporarily held, inputted to the timing control computer at a timing synchronized with the master clock, and a logical operation is performed, and the timing command output based on the result is By outputting in synchronization with the master clock, it is possible to output timing commands for all event-oriented operations in synchronization with the master clock, regardless of the operating state of the plant.
High precision and reproducibility of timing sequences can be obtained.

又、タイミング制御計算機により、タイミングシーケン
スの実行状況は、詳細にわたシ、記録が可能であシ、更
に、タイミング制御システムとしての健全性の診断も容
易に実現できる高性能ディジタルタイミング制御システ
ムを提供するものである。
In addition, the timing control computer provides a high-performance digital timing control system in which the execution status of timing sequences can be recorded in detail, and furthermore, the health of the timing control system can be easily diagnosed. It is something to do.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第1図〜第7図により説明す
る。第1図に本発明の全体構成を示す。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 7. FIG. 1 shows the overall configuration of the present invention.

タイミング制御システム2は、ホスト制御用計算hit
 1 カC) 、タイミングシーケンスデータを受信し
、このシーケンスに基いて、設備制御装置5の設備状態
信号によるタイミング信号を用いて、シーケンスの論理
判断を行い、その結果により、タイミング指令を、設備
制御装置に送出する。又、タイミング制御システムの開
始指令、・終了報告、制御異常、制御結果等、ホスト制
御計算機1の指令のもとに、動作するものである。
The timing control system 2 is a calculation hit for host control.
1 C) Receive the timing sequence data, and based on this sequence, use the timing signal from the equipment status signal of the equipment control device 5 to make a logical judgment on the sequence, and based on the result, issue a timing command to the equipment control. Send to device. It also operates based on commands from the host control computer 1, such as start commands, termination reports, control abnormalities, control results, etc. of the timing control system.

次に、第2図にタイミング制御計算@3とタイミング制
御装置4により構成するタイミング制御システム2の概
略構成を、第3図にタイミングシーケンスの一例を示す
。第3図に示す一例のタイミングシーケンスは、第4図
に示すようにコード化でれ、タイミングシーケンスデー
タとして、第2図に示すようにホスト制御用計算機1か
らタイミング制御計算機3に事前に設定され、タイミン
グ制御テーブルに記憶される。ホスト制御用計算機1の
タイミング制御開始指令によりタイミング制御計算機の
タイミング制御プログラムが起動し、タイミング制御テ
ーブルを参照して、時1%lf]t1をタイミング制御
装置14のクロックカウンタに設定する。
Next, FIG. 2 shows a schematic configuration of a timing control system 2 comprising a timing control calculation@3 and a timing control device 4, and FIG. 3 shows an example of a timing sequence. The example timing sequence shown in FIG. 3 is coded as shown in FIG. 4, and is set in advance as timing sequence data from the host control computer 1 to the timing control computer 3 as shown in FIG. , stored in the timing control table. The timing control program of the timing control computer is activated by the timing control start command from the host control computer 1, and the timing control table is referenced to set the time 1%lf]t1 in the clock counter of the timing control device 14.

マスタークロックを、クロックカウンタが計数し、時間
t1経適時点で、タイミング制御計算機3のタイミング
制御プセグラムが、起動され、タイミング制御テーブル
の内容により、ホスト制御用計算機からの条件及び、設
備制御装置5の設備状態信号を、タイミング制御装置4
のタイミング信号入力回路経由で、入力したタイミング
信号を用いて、論理判断を行い、タイミング指令を、タ
イミング制御装置4のタイミング指令出力回路を経由し
て設備制御装ft5へ送出する。又、タイミング制御プ
ログラムによるタイミング制御結果は、タイミング制御
テーブルに記憶する。又、タイミング信号の入出力及び
、論理判断をタイミング制御プログラムが実行する過程
において異常を検知した場合は、直ちに、ホスト制御用
計算機にタイミング制御異常を通報することにより事故
の波及を防止する。以上のように、ホスト制御計算機1
により指定されたタイミング制御テーブルに基いて第5
図に示すタイミング制御プログラムの一例によりタイミ
ングシーケ/ス制御を行うことにより、タイミングシー
ケンスデータの変更によりフレキシビリティ−のあるタ
イミングシーケンスの構成が可能であシかつ、ハードウ
ェアの増設、改造なしに対応できるために経済的である
A clock counter counts the master clock, and at an appropriate point in time t1, the timing control program of the timing control computer 3 is started, and the conditions from the host control computer and the equipment control device 5 are activated according to the contents of the timing control table. The equipment status signal is sent to the timing control device 4.
A logical judgment is made using the input timing signal via the timing signal input circuit of the timing control device 4, and a timing command is sent to the facility control device ft5 via the timing command output circuit of the timing control device 4. Furthermore, the timing control results based on the timing control program are stored in a timing control table. Furthermore, if an abnormality is detected in the process of the timing control program executing timing signal input/output and logical judgment, the timing control abnormality is immediately notified to the host control computer to prevent the accident from spreading. As described above, host control computer 1
5th based on the timing control table specified by
By performing timing sequence/sequence control using an example of the timing control program shown in the figure, it is possible to configure a flexible timing sequence by changing the timing sequence data, and it is possible to configure a flexible timing sequence without adding or modifying hardware. It is economical because it can be done.

次に、第6図にタイミング制御装置4の構成を示す。タ
イミング制御計算機3によりタイマープリセット値が、
プリセットレジスタ10にセットされ、制御開始により
クロックカウンタが、マスタークロック(例えばl m
 s )毎に、減算し、タイムアツプの時点で、タイミ
ング制御計算機に割込みを入力させる。又、設備制御装
置5からのイベントオリエントなタイミング信号は、タ
イミング信号ホールド回路6により一旦ホールドしてお
き、マスタークロック8のクロック信号によりホールド
されているタイミング信号があればタイミング信号入力
回路7により、タイミング信号変化をタイミング制御計
算機に入力する。又、タイミング制御計算機3のタイミ
ング指令データは、タイミング指令ホールド回路13に
より一旦ホールドしておき、マスタークロック8のクロ
ック信号によりタイミング指令送出回路12によりタイ
ミング指令を設備制御装置5に送出する。これにより、
設備制御装置5のイベントオリエントなタイミング信号
及びタイミング制御計算機の演算実行時間のばらつき等
に対し、マスタークロック8に同期したタイミングシー
ケンス制御が可能となシ、よシ再現性のあるシーケンス
制御が達成できる。
Next, the configuration of the timing control device 4 is shown in FIG. Timing control calculator 3 determines the timer preset value.
The clock counter is set in the preset register 10 and the clock counter is set to the master clock (for example, l m
s), and at the time of time-up, an interrupt is input to the timing control computer. Further, the event-oriented timing signal from the equipment control device 5 is temporarily held by the timing signal hold circuit 6, and if there is a timing signal held by the clock signal of the master clock 8, the timing signal is held by the timing signal input circuit 7. Input the timing signal change into the timing control computer. Further, the timing command data of the timing control computer 3 is temporarily held by the timing command hold circuit 13, and the timing command is sent to the equipment control device 5 by the timing command sending circuit 12 in response to the clock signal of the master clock 8. This results in
It is possible to perform timing sequence control synchronized with the master clock 8 in response to variations in the event-oriented timing signal of the equipment control device 5 and the calculation execution time of the timing control computer, and it is possible to achieve highly reproducible sequence control. .

更に前記タイミング信号入力回路では、マスタークロッ
ク8のクロック毎にまとめて、設備制御装置5のタイミ
ング信号を入力するために、タイミング制御計算機3の
負荷の軽減が可能でアシ、これにより、更に、再現性あ
る、安定したシーケンス制御が達成できる。
Furthermore, since the timing signal input circuit inputs the timing signals of the facility control device 5 for each clock of the master clock 8, it is possible to reduce the load on the timing control computer 3. It is possible to achieve flexible and stable sequence control.

又、第7図に示すように、定常タイミングシーケンスを
実行途中に、非定常状態が、発生した場合直ちに、非定
常状態対応用のタイミングシーケンスにより、非定常状
態を定常状態に回復させ、回復した時点で、再度、定常
タイミングシーケンスの元の時点からスタートできるよ
うにするためのタイミングシーケンスの制御切替を行う
ことにより、設備を安定に制御可能である。このために
、第6図に示すように、非定常状態発生タイミングでタ
イミング制御計算@3から制御切替指令を発することに
より、クロックカウンタ9の途中からカウント値をカウ
ント値退避レジスタ11にセーブし同時に、非定常タイ
ミングシーケンスを開始し、非定常状態回復の非定常タ
イミングシーケンスの終了で、前記においてセーブした
カウント値から定常シーケンスを再開させることにより
精度よく定常シーケンスの連続性を保たせることが可能
である。
In addition, as shown in Figure 7, if an unsteady state occurs during the execution of a steady timing sequence, the unsteady state is immediately restored to a steady state by a timing sequence for handling unsteady states, and the system is recovered. At this point, the equipment can be stably controlled by switching the control of the timing sequence so that the steady timing sequence can be restarted from the original point. For this purpose, as shown in FIG. 6, by issuing a control switching command from the timing control calculation @3 at the timing when an unsteady state occurs, the count value from the middle of the clock counter 9 is saved in the count value save register 11, and at the same time , it is possible to accurately maintain the continuity of the steady sequence by starting the unsteady timing sequence, and restarting the steady sequence from the count value saved above at the end of the unsteady timing sequence for restoring the unsteady state. be.

以上、本発明によれは、経済的で7レキシビリテイーの
あるタイミングシーケンスの構築が可能であシ、又、高
精度なタイミングシーケンスの再現性を有することが可
能であシ、更に、タイミングシーケンスの制御切替機能
により高度なタイミングシーケンス制御を行い得るもの
である。
As described above, according to the present invention, it is possible to construct a timing sequence that is economical and has 7 flexibility, and it is also possible to have highly accurate timing sequence reproducibility. The control switching function enables advanced timing sequence control.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ホスト制御用計X機からのタイミング
シーケンスデータに基いてタイミング制御計算機のタイ
ミング制御プログラムにより、タイミング制御装置との
連係によりタイミングシーケンス制御を冥行する方式で
あるので、シーケンスの変更、追加は、シーケンスデー
タの変更のみで、でき、更に、複雑な論理判断機能も実
行できるので、7レキシビリテイーのあるタイミング制
御システムの構築が可能である。
According to the present invention, the timing sequence control is performed by the timing control program of the timing control computer based on the timing sequence data from the total X machines for host control in cooperation with the timing control device. Changes and additions can be made by simply changing sequence data, and complex logical judgment functions can also be executed, making it possible to construct a timing control system with 7 flexibility.

又、タイミング信号の入力及び、タイミング指令の出力
は、マスタークロックに同期して入出力できるので、イ
ベントオリエントな設備状態信号、計算機処理時間のバ
ラツキに対してもよシ精度の高いタイミングシーケンス
の再現性を得る効果がある。
In addition, since the input of timing signals and the output of timing commands can be input and output in synchronization with the master clock, it is possible to reproduce event-oriented equipment status signals and highly accurate timing sequences even against variations in computer processing time. It has the effect of gaining sex.

更に、定常のシーケンス制御途中で非定常状態が、発生
した場合、直ちに、非定常用のジ−タンスに切替えて、
非定常状態の回復の時点で、元の定常シーケンスを再開
可能であることにより、設備の安定したタイミングシー
ケンス制御を行い得る効果がある。そして、タイミング
制御計算機により、タイミングシーケンスの制御結果を
詳細に記録可能であり、更に、タイミング制御システム
としての健全性を自己診断可能であることにより、保守
性の優れたタイミング制御システムを提供できる。
Furthermore, if an unsteady state occurs during steady sequence control, immediately switch to the unsteady state,
By being able to restart the original steady sequence at the time of recovery from the unsteady state, there is an effect that stable timing sequence control of the equipment can be performed. The timing control computer can record the control results of the timing sequence in detail, and furthermore, it is possible to self-diagnose the health of the timing control system, thereby providing a timing control system with excellent maintainability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のタイミング制御システムの実施例の全
体構成図、第2図は第1図のタイミング制御システムの
概略構成図、第3図は第1図のタイミングシーケンスの
一例の説明図、第4図は第1図のタイミングシーケンス
データの構成側説明図、第5図は第1図のタイミング制
御プログラムのフロー図、第6図は第1図のタイミング
制御装置の構成図、第7図は第1図のタイミングシーケ
ンスの制御切替側説明図である。 1・・・ホスト制御用計算機、2・・・タイミング制御
システム、3・・・タイミング制御計算機、4・・・タ
イミング制御装置、5・・・設備制御装置、6・・・タ
イミング信号ホールド回路、7・・・タイミング信号入
力回路。
FIG. 1 is an overall configuration diagram of an embodiment of the timing control system of the present invention, FIG. 2 is a schematic configuration diagram of the timing control system of FIG. 1, and FIG. 3 is an explanatory diagram of an example of the timing sequence of FIG. 1. 4 is an explanatory diagram of the configuration side of the timing sequence data of FIG. 1, FIG. 5 is a flow diagram of the timing control program of FIG. 1, FIG. 6 is a configuration diagram of the timing control device of FIG. 1, and FIG. 2 is an explanatory diagram of the control switching side of the timing sequence of FIG. 1. FIG. DESCRIPTION OF SYMBOLS 1... Host control computer, 2... Timing control system, 3... Timing control computer, 4... Timing control device, 5... Equipment control device, 6... Timing signal hold circuit, 7...Timing signal input circuit.

Claims (1)

【特許請求の範囲】[Claims] 1、タイミングシーケンスデータで指定されたタイミン
グシーケンスに基いて設備制御装置からの設備状態信号
を実時間で判断をして、その結果により設備制御装置へ
順次タイミング指令を送出するものにおいて、マスター
クロックと、時間を前記マスタークロックにより計数す
るクロックカウンタとタイミング信号入力回路とタイミ
ング指令出力回路と、前記クロックカウンタのタイムア
ップ及び前記タイミング信号入力回路からのタイミング
信号を入力し、前記タイミングシーケンスデータとして
、タイミングシーケンステーブルと出力タイミング定義
テーブルと判定条件定義テーブルを用いてタイミング指
令出力項目を演算し、前記タイミング指令出力回路に出
力することにより、タイミングシーケンスの設定、変更
に、柔軟に対応し得るように構成されたことを特徴とす
るタイミング制御システム。
1. In a device that judges equipment status signals from equipment control equipment in real time based on a timing sequence specified by timing sequence data and sequentially sends timing commands to equipment control equipment based on the results, a master clock is used. , a clock counter for counting time using the master clock, a timing signal input circuit, a timing command output circuit, a time-up of the clock counter and a timing signal from the timing signal input circuit, and a timing signal as the timing sequence data. By calculating timing command output items using a sequence table, an output timing definition table, and a judgment condition definition table and outputting them to the timing command output circuit, the structure is configured to be able to flexibly respond to timing sequence settings and changes. A timing control system characterized by:
JP21585A 1985-01-07 1985-01-07 Timing control system Pending JPS61160105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21585A JPS61160105A (en) 1985-01-07 1985-01-07 Timing control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21585A JPS61160105A (en) 1985-01-07 1985-01-07 Timing control system

Publications (1)

Publication Number Publication Date
JPS61160105A true JPS61160105A (en) 1986-07-19

Family

ID=11467732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21585A Pending JPS61160105A (en) 1985-01-07 1985-01-07 Timing control system

Country Status (1)

Country Link
JP (1) JPS61160105A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320203U (en) * 1986-07-24 1988-02-10
JPS641606A (en) * 1987-06-19 1989-01-06 Sumitomo Rubber Ind Ltd Motorcycle tire
JPS649006A (en) * 1987-07-02 1989-01-12 Sumitomo Rubber Ind Tire of motorcycle
JP2012141762A (en) * 2010-12-28 2012-07-26 Brother Ind Ltd Numerically-controlled machine tool, control program, and storage medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320203U (en) * 1986-07-24 1988-02-10
JPS641606A (en) * 1987-06-19 1989-01-06 Sumitomo Rubber Ind Ltd Motorcycle tire
JPS649006A (en) * 1987-07-02 1989-01-12 Sumitomo Rubber Ind Tire of motorcycle
JP2012141762A (en) * 2010-12-28 2012-07-26 Brother Ind Ltd Numerically-controlled machine tool, control program, and storage medium

Similar Documents

Publication Publication Date Title
US3701113A (en) Analyzer for sequencer controller
JPH04257932A (en) Chip for emulation for digital signal processor
JPS61160105A (en) Timing control system
US4419762A (en) Asynchronous status register
CN212324117U (en) RS485 bus multi-host competition switching system
US3427595A (en) Input/output buffer
JPS60241104A (en) Calculation method of digital control device
SU1061129A1 (en) Compute-computer interface
JPH0318962Y2 (en)
JPS6152749A (en) System monitoring method
EP0175748A1 (en) Parallel synchronous operation.
JPS62235898A (en) Remote supervisory and controlling slave station equipment
JPH0387790A (en) Synchronous switching circuit
JPS60233739A (en) Clock controller
JPS60144829A (en) Microprogram control system
JPH01149637A (en) System for monitoring polling control response
JPH0690734B2 (en) Timer-module for data flow type computer
JPS60140455A (en) Plural processing block controller
JPS62121567A (en) Data processor
JPH067364B2 (en) Plant control equipment
JPS5860785A (en) Display information selection device
JPS63289605A (en) Sequence control monitor system
JPS63188204A (en) Signal input device
JPS62219136A (en) Logical simulator
JPS6258305A (en) Robot control system