JPS61151716A - 時間情報検出装置 - Google Patents
時間情報検出装置Info
- Publication number
- JPS61151716A JPS61151716A JP59279428A JP27942884A JPS61151716A JP S61151716 A JPS61151716 A JP S61151716A JP 59279428 A JP59279428 A JP 59279428A JP 27942884 A JP27942884 A JP 27942884A JP S61151716 A JPS61151716 A JP S61151716A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- given
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/901—Sample and hold
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/902—Compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/915—Sawtooth or ramp waveform generator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/921—Timer or time delay means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Electronic Switches (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Error Detection And Correction (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
- Electric Clocks (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時間情報検出装置に関し、％にビデオテープレ
コーダ（ＶＴＲ）におけるサーボ系Ｋｊｌ用して好適な
ものである。
コーダ（ＶＴＲ）におけるサーボ系Ｋｊｌ用して好適な
ものである。
従来、パルス信号のパルス幅のような時間情報を検出す
る時間情報検出装置は種々の装置に用いられており、Ｖ
ＴＲにおいてもモータのサーボ系に適用されていた。
る時間情報検出装置は種々の装置に用いられており、Ｖ
ＴＲにおいてもモータのサーボ系に適用されていた。
すなわち、ＶＴＲにおいては、ドラムモータ、キャプス
タンモータ等の直流モータ１を等速回転させるため、第
４図に示すようにモータ１の回転速度を周波数発電機（
ＦＧ）２が検出し、その検出速度（時間情報）に応じた
制御電圧信号を時間情報検出装置３で得てモータ駆動増
幅回路４を介してモータ１に与えるよう罠なされている
。
タンモータ等の直流モータ１を等速回転させるため、第
４図に示すようにモータ１の回転速度を周波数発電機（
ＦＧ）２が検出し、その検出速度（時間情報）に応じた
制御電圧信号を時間情報検出装置３で得てモータ駆動増
幅回路４を介してモータ１に与えるよう罠なされている
。
このような速度サーボ系に用いら五る時間情報検出装置
３としては従来、第５図に示すものがある。
３としては従来、第５図に示すものがある。
第５図において、ＦＧ２からのパルス信号でなる時間信
号ＶＥＬ（第６図（Ａ））は遅延回路５及びサンプルパ
ルス発生回路８）Ｃ与えられる。遅延回路５は時間信号
ＶＥＬの論理ｒＨＪへの１回おぎの立上りの時点ｔ】か
ら一定時間Ｔｏの間論理「Ｈ」に立上っているタイミン
グディレィ信号ＤＬＹ（第６図■）を傾斜発生回路６に
与え、傾斜発生回路６はタイミングディレィ信号ＤＬＹ
の論理ｒＬＪへの立下り時点ｔ２から第６図０に示すよ
うに電圧値を直線的に徐々に増大して行く電圧信号Ｖを
サンプルホールド回路７に与える。
号ＶＥＬ（第６図（Ａ））は遅延回路５及びサンプルパ
ルス発生回路８）Ｃ与えられる。遅延回路５は時間信号
ＶＥＬの論理ｒＨＪへの１回おぎの立上りの時点ｔ】か
ら一定時間Ｔｏの間論理「Ｈ」に立上っているタイミン
グディレィ信号ＤＬＹ（第６図■）を傾斜発生回路６に
与え、傾斜発生回路６はタイミングディレィ信号ＤＬＹ
の論理ｒＬＪへの立下り時点ｔ２から第６図０に示すよ
うに電圧値を直線的に徐々に増大して行く電圧信号Ｖを
サンプルホールド回路７に与える。
サンプルパルス発生回路８は時間信号ＶＥＬを受け、遅
延回路５がタイミングディレィ信号ＤＬＹを論理ｒＨＪ
Ｋ立上げるタイミングｔ１ より１周期ＴＸ分遅い
時間信号ＶＥＬの立上り時点ｔ３を検出してサンプルパ
ルス信号ＳＭＰをサンプルホールド回路７に与える。
延回路５がタイミングディレィ信号ＤＬＹを論理ｒＨＪ
Ｋ立上げるタイミングｔ１ より１周期ＴＸ分遅い
時間信号ＶＥＬの立上り時点ｔ３を検出してサンプルパ
ルス信号ＳＭＰをサンプルホールド回路７に与える。
サンプルホールド回路７はサンプルパルス信号ＳＭＰが
到来したときの電圧信号Ｖの値をホールドするものであ
り、その値を制御電圧信号ＶＣＯＮとして出力する。
到来したときの電圧信号Ｖの値をホールドするものであ
り、その値を制御電圧信号ＶＣＯＮとして出力する。
従って、第５図の時間情報検出装置３によれば、モータ
１が所定速度より高速で回転しているときは、時間信号
ＶＥＬの周期ＴＸが短くなり、サンプルパルス信号ＳＭ
Ｐが早い時点で送出されるのでサンプルホールド回路７
からは低レベルの制御電圧信号ＶＣＯＮが出力される。
１が所定速度より高速で回転しているときは、時間信号
ＶＥＬの周期ＴＸが短くなり、サンプルパルス信号ＳＭ
Ｐが早い時点で送出されるのでサンプルホールド回路７
からは低レベルの制御電圧信号ＶＣＯＮが出力される。
これに対して、モータ１が低速で回転しているときには
、時間信号ＶＥＬの周期ＴＸが長くなり、高レベルの制
御電圧信号ＶＣＯＮが出力される。
、時間信号ＶＥＬの周期ＴＸが長くなり、高レベルの制
御電圧信号ＶＣＯＮが出力される。
カ＜シテ、モータ１は等速回転になるよう罠制御される
。
。
しかしながら、この時間情報検出装置３をアナログ回路
構成とした場合には、外界の温度変動、電源電圧変動な
どにより出力電圧信号が変動して安定性に欠けるという
欠点があった。
構成とした場合には、外界の温度変動、電源電圧変動な
どにより出力電圧信号が変動して安定性に欠けるという
欠点があった。
そのため、時間情報検出装置３をディジタル回路構成と
することが考えられる。このようにすると、アナログ量
の時間情報をディジタル化するため童子化誤差を伴ない
出力信号の精度はこの量子化誤差により制限される。従
って、例えばモータを安定に制御しようとした場合には
クロック周波数を高くする必要がある。
することが考えられる。このようにすると、アナログ量
の時間情報をディジタル化するため童子化誤差を伴ない
出力信号の精度はこの量子化誤差により制限される。従
って、例えばモータを安定に制御しようとした場合には
クロック周波数を高くする必要がある。
例えば、ＦＧ２からのパルス信号ＶＥＬの周期が団〔μ
８〕であるドラムモータを０．０２Ｃ％］以内の精度で
安定に制御しようとすると、その周期を５０００力ウン
ト以上の細かさで検出する必要があり、そのためにはク
ロック周波数としてはＩＡＤ（μｓ） Ｘ ５０００
＝ １００ （ＭＨｚ） ＝ （１）のものが必要とな
る。
８〕であるドラムモータを０．０２Ｃ％］以内の精度で
安定に制御しようとすると、その周期を５０００力ウン
ト以上の細かさで検出する必要があり、そのためにはク
ロック周波数としてはＩＡＤ（μｓ） Ｘ ５０００
＝ １００ （ＭＨｚ） ＝ （１）のものが必要とな
る。
しかし、一般に普及されているディジタルＩＣの動作最
高周波数は１０−２０ （ＭＨｚ ） １ｍ度であるの
で、１００［Ｍｌｌｚ］ のクロック周波数を実現しよ
うとしても実際上、それに適合するような汎用ディジタ
ルＩＣが得られないおそれがある。また、１００（ＭＨ
ｚ ） のクロック周波数を実現し得たとしても、各回
路に多くのインターフェイス回路が必要となる等装置が
複雑、大型化すると共和消費電力が大ぎくなって実用的
ではない。
高周波数は１０−２０ （ＭＨｚ ） １ｍ度であるの
で、１００［Ｍｌｌｚ］ のクロック周波数を実現しよ
うとしても実際上、それに適合するような汎用ディジタ
ルＩＣが得られないおそれがある。また、１００（ＭＨ
ｚ ） のクロック周波数を実現し得たとしても、各回
路に多くのインターフェイス回路が必要となる等装置が
複雑、大型化すると共和消費電力が大ぎくなって実用的
ではない。
本発明は以上の点を考慮してなされたもので、温度変動
、電源電圧変動に対して高安定性を有すると共に、簡易
な構成で時間−情報の高い検出分解能を得ることのでき
る時間情報検出装置を提供しようとするものである。
、電源電圧変動に対して高安定性を有すると共に、簡易
な構成で時間−情報の高い検出分解能を得ることのでき
る時間情報検出装置を提供しようとするものである。
かかる目的を達成するため本発明は、時間信号ＶＥＬＩ
をその時間内に到来するクロック信号ＣＬＫの個数に基
づき検出する時間検出回路間と、時間信号ＶＥＬＩとク
ロック信号ＣＬＫとの時間的なずれに相当する量子化誤
差時間ＴＨ，ＴＬをアナログ電圧値ｖ０ として得る
ｔ子化誤差検出回路菊と、時間検出回路３０によるディ
ジタル検出時間ＣＮＴＸを量子化誤差検出回路４０から
によるアナログ量子化誤差時間Ｖ。Ｋ基づき補正する補
正回路間とによって構成するよう和する。
をその時間内に到来するクロック信号ＣＬＫの個数に基
づき検出する時間検出回路間と、時間信号ＶＥＬＩとク
ロック信号ＣＬＫとの時間的なずれに相当する量子化誤
差時間ＴＨ，ＴＬをアナログ電圧値ｖ０ として得る
ｔ子化誤差検出回路菊と、時間検出回路３０によるディ
ジタル検出時間ＣＮＴＸを量子化誤差検出回路４０から
によるアナログ量子化誤差時間Ｖ。Ｋ基づき補正する補
正回路間とによって構成するよう和する。
時間信号ＶＥＬＩが表す時間Ｔ１をクロック信号ＣＬＫ
を用いて時間検出回路３０により検出するよう和した。
を用いて時間検出回路３０により検出するよう和した。
その結果、ディジタル回路構成とすることができ、検出
結果は温度変動、電源電圧変動に対して安定性を有する
。
結果は温度変動、電源電圧変動に対して安定性を有する
。
しかし、ディジタル構成の場合、量子化時間誤差ＴＨ，
ＴＬを生ずる。そこで、量子化誤差検出回路４０により
量子化時間誤差ＴＨ，ＴＬをアナログ回路構成によりア
ナログ電圧ｖ０ として検出し、この検出電圧Ｖ。に
基づき補正回路犯により検出時間信号ＣＮＴＸを補正す
るようにした。
ＴＬを生ずる。そこで、量子化誤差検出回路４０により
量子化時間誤差ＴＨ，ＴＬをアナログ回路構成によりア
ナログ電圧ｖ０ として検出し、この検出電圧Ｖ。に
基づき補正回路犯により検出時間信号ＣＮＴＸを補正す
るようにした。
この結果、時間検出回路をディジタル回路構成としたた
めに必然的に生じる量子化時間誤差分子Ｈ，ＴＬを、検
出時間信号ＣＮＴＸから除去でき、高精度の検出出力Ｖ
ＯＵＴＩを得ることができる。
めに必然的に生じる量子化時間誤差分子Ｈ，ＴＬを、検
出時間信号ＣＮＴＸから除去でき、高精度の検出出力Ｖ
ＯＵＴＩを得ることができる。
以下、図面について本発明をＶＴＲの速度サーボ系に適
用した一実施例を詳述する。
用した一実施例を詳述する。
第１図において、ドラムモータ１には出力信号Ｓ２Ａ、
８２Ｂ の位相がη度異なるように２個のＦＧＺＡ、２
Ｂが設けられており、ＦＧＺＡ及び２Ｂの出力信号Ｓ２
Ａ及びＳＯＢはそれぞれコンパレータ回路１０Ａ及び１
０８ Ｋ与えられる。
８２Ｂ の位相がη度異なるように２個のＦＧＺＡ、２
Ｂが設けられており、ＦＧＺＡ及び２Ｂの出力信号Ｓ２
Ａ及びＳＯＢはそれぞれコンパレータ回路１０Ａ及び１
０８ Ｋ与えられる。
コンパレータ回路１０Ａ及びＩＯＢはそれぞれ出力信号
８２Ａ及び３２Ｂを基単電圧ＶＲＥＦと比較してパルス
信号に整形し、整形後のパルス信号５１０Ａ及び８１０
Ｂがエクスクル−シブオア回路１１に与えられる。エ
クスクル−シブオア回路１１はパルス信号Ｓ １０ Ａ
及び８１０ Ｂのエクスクル−ツブオア信号を夏時間信
号ＶＥＬＩ（第２図（鶴）として時間情報検出装置ｍに
与える。
８２Ａ及び３２Ｂを基単電圧ＶＲＥＦと比較してパルス
信号に整形し、整形後のパルス信号５１０Ａ及び８１０
Ｂがエクスクル−シブオア回路１１に与えられる。エ
クスクル−シブオア回路１１はパルス信号Ｓ １０ Ａ
及び８１０ Ｂのエクスクル−ツブオア信号を夏時間信
号ＶＥＬＩ（第２図（鶴）として時間情報検出装置ｍに
与える。
時間情報検出装置２０において、時間検出口ｙ！＆３０
におけるＤをフリップ７ｒ：１ツブ回路３１は夏時間信
号ＶＥＬＩをデータ入力端に受けると共に、クロック信
号ＣＬＫ（例えば、７ （ＭＨｚ〕） （第２図（Ａ）
）をクロック入力端に受ける。このフリップフロップ回
路３１はクロック信号ＣＬＫの立上りでトリガされ、夏
時間信号ＶＥＬ１をクロック信号ＣＩ、にに同期させた
同期化時間信号ＶＥＬ２ （３２図０）がＱ出力として
得られ、これが２人カアンド回路３２にゲート信号とし
て与えられる。
におけるＤをフリップ７ｒ：１ツブ回路３１は夏時間信
号ＶＥＬＩをデータ入力端に受けると共に、クロック信
号ＣＬＫ（例えば、７ （ＭＨｚ〕） （第２図（Ａ）
）をクロック入力端に受ける。このフリップフロップ回
路３１はクロック信号ＣＬＫの立上りでトリガされ、夏
時間信号ＶＥＬ１をクロック信号ＣＩ、にに同期させた
同期化時間信号ＶＥＬ２ （３２図０）がＱ出力として
得られ、これが２人カアンド回路３２にゲート信号とし
て与えられる。
□ アンド回路諺の他方の入力端にはクロック信号ＣＬ
Ｋが与えられており、アンド回路諺は同期化時間信号Ｖ
ＢＬ２が論理ｒＨＪに立上っている期間で２の間、クロ
ック信号ＣＬＫを通過させてカウンタ３３に与える。
Ｋが与えられており、アンド回路諺は同期化時間信号Ｖ
ＢＬ２が論理ｒＨＪに立上っている期間で２の間、クロ
ック信号ＣＬＫを通過させてカウンタ３３に与える。
カウンタおはクロック信号ＣＬＫが到来するごとにカウ
ント動作し、ラッチ回路あはラッチ信号ＬＡＴ（第２図
（ト））が与えられたときのカウンタあの値をラッチし
てディジタル−アナログ変換回路あに与える。
ント動作し、ラッチ回路あはラッチ信号ＬＡＴ（第２図
（ト））が与えられたときのカウンタあの値をラッチし
てディジタル−アナログ変換回路あに与える。
ディジタル−アナログ変換回路にはそのラッチ出力ＣＮ
ＴＸをアナログ信号ＶＯＵＴＯＫ変換して時間検出回路
艶からの出力信号ＶＯＵＴＯとして送出し、これが加算
回路５２、モータ駆動増幅回路４を順次介してモータＩ
Ｋ速度制御信号として与えるようになされている。
ＴＸをアナログ信号ＶＯＵＴＯＫ変換して時間検出回路
艶からの出力信号ＶＯＵＴＯとして送出し、これが加算
回路５２、モータ駆動増幅回路４を順次介してモータＩ
Ｋ速度制御信号として与えるようになされている。
ここでカウンタおをリセットするリセット信号Ｒ３Ｔ及
びラッチ回路あのラッチタイミングを指示するラッチ信
号ＬＡＴは制御信号発生回路あから送出される。制御信
号発生回路あは同期化時間信号ＶｇＬ２及びクロック信
号ＣＬＫを受け、同期化時間信号ＶＥＬ２の立下りを検
出して、先ずその立下り時点ｔ４より遅い時点ｔ５でク
ロック信号ＣＬＫＫ同期して立上っているラッチ信号Ｌ
ＡＴ（第２図［Ｆ］）をラッチ回路３４に与える。
びラッチ回路あのラッチタイミングを指示するラッチ信
号ＬＡＴは制御信号発生回路あから送出される。制御信
号発生回路あは同期化時間信号ＶｇＬ２及びクロック信
号ＣＬＫを受け、同期化時間信号ＶＥＬ２の立下りを検
出して、先ずその立下り時点ｔ４より遅い時点ｔ５でク
ロック信号ＣＬＫＫ同期して立上っているラッチ信号Ｌ
ＡＴ（第２図［Ｆ］）をラッチ回路３４に与える。
従って、ラッチ信号ＬＡＴが与えられる時点ｔ５におけ
るカウンタおのカウント値ＣＮＴＸは同期化時間信号Ｖ
ＥＬ２の立上り期間Ｔ２に対応した値となる。モータ１
が所定速度より速く回転している場合には、立上り期間
Ｔ２が短かいためラッチされるカウント値ＣＮＴＸが小
さくなり、低レベルの速度制御信号ＶＯＵＴＯがモータ
１ｙ−フィードバックされ、これ九対して所定速度より
遅く回転している場合には立上り期間Ｔ２が長くなるた
めカウント値ＣＮＴＸが太き（なり、高レベルの速度制
御信号ＶＯＵＴＯがモータ１にフィードバックされるよ
うになる。
るカウンタおのカウント値ＣＮＴＸは同期化時間信号Ｖ
ＥＬ２の立上り期間Ｔ２に対応した値となる。モータ１
が所定速度より速く回転している場合には、立上り期間
Ｔ２が短かいためラッチされるカウント値ＣＮＴＸが小
さくなり、低レベルの速度制御信号ＶＯＵＴＯがモータ
１ｙ−フィードバックされ、これ九対して所定速度より
遅く回転している場合には立上り期間Ｔ２が長くなるた
めカウント値ＣＮＴＸが太き（なり、高レベルの速度制
御信号ＶＯＵＴＯがモータ１にフィードバックされるよ
うになる。
制御信号発生回路あはラッチ信号ＬＡＴを送出した時点
ｔ５より遅い時点ｔ６でクロック信号ＣＬＫＫ同期して
立上がるリセット信号Ｒ８Ｔ（第２図０）を送出する。
ｔ５より遅い時点ｔ６でクロック信号ＣＬＫＫ同期して
立上がるリセット信号Ｒ８Ｔ（第２図０）を送出する。
従って、ラッチ動作が確実に実行されたのちにカウンタ
あをリセットしている。ここで、リセット信号Ｒ８Ｔの
出力時点ｔ６は同期化時間信号ＶＥＬ２が次に立上る時
点より早（なるように選定されている。
あをリセットしている。ここで、リセット信号Ｒ８Ｔの
出力時点ｔ６は同期化時間信号ＶＥＬ２が次に立上る時
点より早（なるように選定されている。
なお、第１図においてアンド回路３２を開制御するゲー
ト信号として夏時間信号ＶＥＬＩを直接用いて立上り時
間の間クロック信号ＣＬＫを通過させてカウンタ３３に
与える構成も考えられるが、第１図のように夏時間信号
ＶＥＬ１をクロック信号ＣＬＫＫ同期化させた同期化時
間信号ＶＥＬ、２をゲート信号として用いる方が夏時間
信号ＶＥＬ１の立上り時間ＴＩＫ通過するクロック信号
ＣＬＫが本来の個数より過不足することを防止すること
ができる。
ト信号として夏時間信号ＶＥＬＩを直接用いて立上り時
間の間クロック信号ＣＬＫを通過させてカウンタ３３に
与える構成も考えられるが、第１図のように夏時間信号
ＶＥＬ１をクロック信号ＣＬＫＫ同期化させた同期化時
間信号ＶＥＬ、２をゲート信号として用いる方が夏時間
信号ＶＥＬ１の立上り時間ＴＩＫ通過するクロック信号
ＣＬＫが本来の個数より過不足することを防止すること
ができる。
ところで、夏時間信号ＶＥＬ１の立上り時間Ｔ１は、モ
ータｌの回転速度の変化に対して連続的に変化するアナ
ログ量である。これに対して、実際に検出値に表われる
時間、すなわち同期化時間信号ＶＥＬ２の立上り時間Ｔ
２はクロック信号ＣＬＫの周期を逓倍した時間となって
段階的に変化するものとなる。そのため、第２図０及び
（Ｅ） Ｋ示すように夏時間信号ＶＥＬ１の立上り部分
及び立下り部分く量子化誤差時間ＴＨ及びＴＩ、が生ず
る。第１図は上述の構成と加えてこの量子化誤差時間を
検出する量子化誤差検出回路４０及びその誤差分を補正
する補正回路５０を有する。
ータｌの回転速度の変化に対して連続的に変化するアナ
ログ量である。これに対して、実際に検出値に表われる
時間、すなわち同期化時間信号ＶＥＬ２の立上り時間Ｔ
２はクロック信号ＣＬＫの周期を逓倍した時間となって
段階的に変化するものとなる。そのため、第２図０及び
（Ｅ） Ｋ示すように夏時間信号ＶＥＬ１の立上り部分
及び立下り部分く量子化誤差時間ＴＨ及びＴＩ、が生ず
る。第１図は上述の構成と加えてこの量子化誤差時間を
検出する量子化誤差検出回路４０及びその誤差分を補正
する補正回路５０を有する。
量子化誤差検出回路４０において、２人カアンド回路４
１及び４２はそれぞれ立上り部分の誤差時間ＴＨ及び立
下り部分の誤差時間ＴＬを検出するものである。
１及び４２はそれぞれ立上り部分の誤差時間ＴＨ及び立
下り部分の誤差時間ＴＬを検出するものである。
アンド回路４１は一方の入力端子に夏時間信号ＶＥＬＩ
（第２図■）を受けると共和、他方の入力端子に同期
化時間信号ＶＥＬ２（第２図０）の反転信号ＶＥＬ２を
受ける。かくして、アンド回路４１からは立上り誤差時
間信号ＥＲＲＨ（第２図０）が出力され、それが第１の
定電流回路４３に与えられる。これに対して、アンド回
路４２は一方の入力端子ＩＣＣ待時間信号ＥＬ、１の反
転信号ＶＥＬＩを受けると共Ｋ、他方の入力端子に同期
化時間信号ＶＥＬ２を受ける。アンド回路４２からは立
下り誤差時間信号ＥＲＲＬ（第２図（Ｅ））が出力され
、それが第２の定電流回路必に与えられる。
（第２図■）を受けると共和、他方の入力端子に同期
化時間信号ＶＥＬ２（第２図０）の反転信号ＶＥＬ２を
受ける。かくして、アンド回路４１からは立上り誤差時
間信号ＥＲＲＨ（第２図０）が出力され、それが第１の
定電流回路４３に与えられる。これに対して、アンド回
路４２は一方の入力端子ＩＣＣ待時間信号ＥＬ、１の反
転信号ＶＥＬＩを受けると共Ｋ、他方の入力端子に同期
化時間信号ＶＥＬ２を受ける。アンド回路４２からは立
下り誤差時間信号ＥＲＲＬ（第２図（Ｅ））が出力され
、それが第２の定電流回路必に与えられる。
第１の定電流回路４３は立上り誤差時間信号ＥＲＲＨが
論理ｒＨＪ Ｋ立上っている立上り誤差時間ＴＨの間、
コンデンサ°ＣＫ定電流工０を供給して充電させるよう
になされている。これに対して第２の定電流回路必は立
下り誤差時間信号ＥＲＲＬが論理ｒＨＪに立上っている
立下り誤差時間ＴＬＯ間定電流工１を流してコンデンサ
Ｃを放電させるよう罠なされている。かくして、充放電
動作が終了した後のコンデンサＣの両端電圧Ｖ。は立上
り誤差時間ＴＩ（及び立下り誤差時間ＴＬの時間差ＴＨ
−ＴＬＫ応じた電圧値をとる。時間差ＴＨ−ＴＬは、夏
時間信号ＶＫＬＩの立上り時間Ｔ１と、同期化時間信号
ＶＥＬ２の立上り時間Ｔ２との時間差ＴＩ−Ｔ２に等し
いので、コンデンサＣには総量子化誤差時間ＴＩ−Ｔ２
に応じた電圧値が残存していることになり、この残存電
圧Ｖ。が補正回路５０に誤差時間検出電圧信号として与
えられる。
論理ｒＨＪ Ｋ立上っている立上り誤差時間ＴＨの間、
コンデンサ°ＣＫ定電流工０を供給して充電させるよう
になされている。これに対して第２の定電流回路必は立
下り誤差時間信号ＥＲＲＬが論理ｒＨＪに立上っている
立下り誤差時間ＴＬＯ間定電流工１を流してコンデンサ
Ｃを放電させるよう罠なされている。かくして、充放電
動作が終了した後のコンデンサＣの両端電圧Ｖ。は立上
り誤差時間ＴＩ（及び立下り誤差時間ＴＬの時間差ＴＨ
−ＴＬＫ応じた電圧値をとる。時間差ＴＨ−ＴＬは、夏
時間信号ＶＫＬＩの立上り時間Ｔ１と、同期化時間信号
ＶＥＬ２の立上り時間Ｔ２との時間差ＴＩ−Ｔ２に等し
いので、コンデンサＣには総量子化誤差時間ＴＩ−Ｔ２
に応じた電圧値が残存していることになり、この残存電
圧Ｖ。が補正回路５０に誤差時間検出電圧信号として与
えられる。
ここで、コンデンサＣの容量、コンデンサＣＫ流出入す
る定電流１１ 、 ＩＯｌはコンデンサＣの単位時間当
りの残存電圧が、ディジタル−アナログ変換回路あから
出力される速度制御信号ＶＯＵＴＯの単位時間当りの電
圧に等しくなるように選定されている。
る定電流１１ 、 ＩＯｌはコンデンサＣの単位時間当
りの残存電圧が、ディジタル−アナログ変換回路あから
出力される速度制御信号ＶＯＵＴＯの単位時間当りの電
圧に等しくなるように選定されている。
補正回路５０において、サンプルホールド回路５１はコ
ンデンサＣの誤差時間検出電圧信号Ｖ。を制御信号発生
回路謁からラッチ信号ＬＡＴ（第２図（Ｆ））が与えら
れたときホールドして加算回路５２に与える。
ンデンサＣの誤差時間検出電圧信号Ｖ。を制御信号発生
回路謁からラッチ信号ＬＡＴ（第２図（Ｆ））が与えら
れたときホールドして加算回路５２に与える。
かくして、加算回路５２は同期化時間信％ＶＥＬ２の立
上り時間Ｔ２に：応じた制御電圧信号ＶＯＵＴＯに、量
子化誤差時間ＴＩ−Ｔ２に応じた電圧信号ＶＣを加算し
て量子化誤差分を補正し、加算回路５２からは夏時間信
号ＶＥＬＩの立上り時間ＴＩＫ応じた制御電圧信号ＶＯ
ＵＴＩが出力される。
上り時間Ｔ２に：応じた制御電圧信号ＶＯＵＴＯに、量
子化誤差時間ＴＩ−Ｔ２に応じた電圧信号ＶＣを加算し
て量子化誤差分を補正し、加算回路５２からは夏時間信
号ＶＥＬＩの立上り時間ＴＩＫ応じた制御電圧信号ＶＯ
ＵＴＩが出力される。
また、第１図において、コンデンサＣ′ｌｃは並列にス
イッチ回路４５が接続されている。このスイッチ回路秘
は制御信号発生回路あかもリセット信号Ｒ８Ｔ（第２図
（Ｇ））が与えられたとき所定時間閉動作する。コンデ
ンサＣはこの閉動作により蓄積電荷を完全に放電して夏
時間信号ＶＥＬＩの次周期の充放電動作に備える状態と
なる。
イッチ回路４５が接続されている。このスイッチ回路秘
は制御信号発生回路あかもリセット信号Ｒ８Ｔ（第２図
（Ｇ））が与えられたとき所定時間閉動作する。コンデ
ンサＣはこの閉動作により蓄積電荷を完全に放電して夏
時間信号ＶＥＬＩの次周期の充放電動作に備える状態と
なる。
この第１図の構成におい【、モータｌが回転して夏時間
信号ＶＥＬＩが時間情報検出装置頷に与えられると、時
間情報検出装置題において、先ず原時間信号ＶＥＬ１が
Ｄ型フリップフロップ回路り３３によりカウントされる
。そのカウント値が時点ｔ９でラッチ回路具によりラッ
チされ、ディジタル−アナログ変換回路羽によりアナロ
グの電圧信号ＶＯＵＴＯＫｆ換されて加算回路５２に与
えられる。
信号ＶＥＬＩが時間情報検出装置頷に与えられると、時
間情報検出装置題において、先ず原時間信号ＶＥＬ１が
Ｄ型フリップフロップ回路り３３によりカウントされる
。そのカウント値が時点ｔ９でラッチ回路具によりラッ
チされ、ディジタル−アナログ変換回路羽によりアナロ
グの電圧信号ＶＯＵＴＯＫｆ換されて加算回路５２に与
えられる。
原時間信号ＶＥＬＩが与えられると、量子化誤差検出回
路４０においては、先ず立上り誤差時間信号ＥＲＲＨが
時点ｔ４からその誤差時間ＴＨの間アンド回路４１より
定電流回路４３に与えられ、定電流回路４３を駆動して
コンデンサＣを充電する。次いで、立下り誤差時間信号
ＥＲＲＬが時点ｔ６からその誤差時間ＴＬＯ間アンド回
路４２より定電流回路具に与えられ、定電流回路具を駆
動してコンデンサＣを放電する。その後１時点ｔ８でコ
ンデンサＣの両端電圧ｖ０ がサンプルホールド回路５
１にホールドされて加算回路５２に与えられる。
路４０においては、先ず立上り誤差時間信号ＥＲＲＨが
時点ｔ４からその誤差時間ＴＨの間アンド回路４１より
定電流回路４３に与えられ、定電流回路４３を駆動して
コンデンサＣを充電する。次いで、立下り誤差時間信号
ＥＲＲＬが時点ｔ６からその誤差時間ＴＬＯ間アンド回
路４２より定電流回路具に与えられ、定電流回路具を駆
動してコンデンサＣを放電する。その後１時点ｔ８でコ
ンデンサＣの両端電圧ｖ０ がサンプルホールド回路５
１にホールドされて加算回路５２に与えられる。
かくして、加算回路５２からは時点ｔ８から速度制御信
号ＶＯＵＴＯＫ電圧信号ＶＣが加算されて量子化誤差分
が補間された速度制御信号ＶＯＵＴＩが送出され、これ
が増幅回路４を介してモータ１にフィードバックされ、
モータ１を制御イる。
号ＶＯＵＴＯＫ電圧信号ＶＣが加算されて量子化誤差分
が補間された速度制御信号ＶＯＵＴＩが送出され、これ
が増幅回路４を介してモータ１にフィードバックされ、
モータ１を制御イる。
この後、時点ｔ９でカウンタお及びスイッチ回路４５に
リセット信号Ｒ８Ｔが与えられ、カウント値をクリアす
ると共Ｋ、コンデンサＣの両端電圧を基亀値（例えばＯ
ＣＶ） ） Ｋ復帰して原時間信号ＶＥＬＩの次周期に
備える。
リセット信号Ｒ８Ｔが与えられ、カウント値をクリアす
ると共Ｋ、コンデンサＣの両端電圧を基亀値（例えばＯ
ＣＶ） ） Ｋ復帰して原時間信号ＶＥＬＩの次周期に
備える。
このようＫ、第１図の装置によれば、量子化時間誤差Ｔ
Ｈ−ＴＬ（＝ＴＩ−Ｔ２ ）をコンデンサＣの両端電圧
Ｖ。とじてアナログ量で検出し、この検出量によりディ
ジタル的に計測された時間信号ＶＯＵＴＯを補間するよ
う和したので、Ｗ時間信号ＶＥＬＩの計測時間として十
分な精度のものを得ることができる。この場合、実用上
十分な精度を単にディジタル回路構成により得ようとす
るとクロック信号ＣＬＫの周波数が例えば１０Ｇ （Ｍ
［ｌｚ ）と実現不可能な値にしなければならないの九
対して、量子化誤差検出回路４０及び補正回路間を有す
るため同じ精度を達成しようとしてもクロック信号ＣＬ
Ｋの周波数は例えば７ＣＭＩｌｚ）程度でよく、その構
成を実用的かつ簡易なものＫすることができる。
Ｈ−ＴＬ（＝ＴＩ−Ｔ２ ）をコンデンサＣの両端電圧
Ｖ。とじてアナログ量で検出し、この検出量によりディ
ジタル的に計測された時間信号ＶＯＵＴＯを補間するよ
う和したので、Ｗ時間信号ＶＥＬＩの計測時間として十
分な精度のものを得ることができる。この場合、実用上
十分な精度を単にディジタル回路構成により得ようとす
るとクロック信号ＣＬＫの周波数が例えば１０Ｇ （Ｍ
［ｌｚ ）と実現不可能な値にしなければならないの九
対して、量子化誤差検出回路４０及び補正回路間を有す
るため同じ精度を達成しようとしてもクロック信号ＣＬ
Ｋの周波数は例えば７ＣＭＩｌｚ）程度でよく、その構
成を実用的かつ簡易なものＫすることができる。
また、第１図の構成によれば高精度に検出された時間信
号をモータ１の速度制御信号に用いているのでモータ１
の回転速度の精度を高めることができる。
号をモータ１の速度制御信号に用いているのでモータ１
の回転速度の精度を高めることができる。
なお、上述の実施例においては時間情報検出装置加をモ
ータｌの速度制御装置に適用した場合を説明したが、本
発明はこれに限らず、時間信号の時間を計測して電気信
号として送出する構成を必要とするものに広く適用する
ことができる。例えば、２つの信号の位相差を時間信号
として計測し、位相差をなくすような制御装置にも適用
し得る。
ータｌの速度制御装置に適用した場合を説明したが、本
発明はこれに限らず、時間信号の時間を計測して電気信
号として送出する構成を必要とするものに広く適用する
ことができる。例えば、２つの信号の位相差を時間信号
として計測し、位相差をなくすような制御装置にも適用
し得る。
また、計測される時間信号が２つ以上の立上り時間の合
計であるような場合にも本発明を適用することができる
。
計であるような場合にも本発明を適用することができる
。
さらに、上述の実施例においてはディジタル回路構成で
計測されアナログ回路構成で補間された時間信号を出力
段からアナログ量で出力するものを示したが、不発甲は
これに限らず、用途ＶＣ応じて出力段からディジタル量
で出力させるようにしても良い。例えば、計測時間を表
示させるため表示装置に検出時間信号を与えるような場
合にはディジタル量で出力することが実際的である。
計測されアナログ回路構成で補間された時間信号を出力
段からアナログ量で出力するものを示したが、不発甲は
これに限らず、用途ＶＣ応じて出力段からディジタル量
で出力させるようにしても良い。例えば、計測時間を表
示させるため表示装置に検出時間信号を与えるような場
合にはディジタル量で出力することが実際的である。
ディジタル量で出力する場合には、第１図におけるディ
ジタル−アナログ変換回路語、アナログ的な加算回路圏
、サンプルホールド回路５１の構成九代え、第３図に示
す構成、に用い得る。第３図の装置では、コンデンサＣ
（第１図）の両端電圧信号ＶＣをアナログ−ディジタル
変換回路ωでディジタル信号ＶＣＤＫ変換し、そのディ
ジタル信号ＶＣＤをラッチ回路６１によりラッチ信号Ｌ
ＡＴの立上りのタイミングでラッチし、そのラッチされ
たディジタル信号をラッチ回路３４（第１２図）から到
来するラッチ出力ＣＮＴＸにディジタル加算回路６２で
加算し℃、計測時間をディジタル信号ｖＯＵＴＩＤとし
て送出する。
ジタル−アナログ変換回路語、アナログ的な加算回路圏
、サンプルホールド回路５１の構成九代え、第３図に示
す構成、に用い得る。第３図の装置では、コンデンサＣ
（第１図）の両端電圧信号ＶＣをアナログ−ディジタル
変換回路ωでディジタル信号ＶＣＤＫ変換し、そのディ
ジタル信号ＶＣＤをラッチ回路６１によりラッチ信号Ｌ
ＡＴの立上りのタイミングでラッチし、そのラッチされ
たディジタル信号をラッチ回路３４（第１２図）から到
来するラッチ出力ＣＮＴＸにディジタル加算回路６２で
加算し℃、計測時間をディジタル信号ｖＯＵＴＩＤとし
て送出する。
以上のように本発明によれば、時間信号をディジタル回
路構成の手段によって計測し得ると共に、その際に生ず
る量子化誤差をアナログ回路構成の手段によって検出し
て補間するようにしたので、温度変動、電源電圧変動に
対して安定的に動作すると共に、ディジタル的手段を用
いているのにも拘らず検出値の分解能が高い時間情報検
出装置を得ることができる。かくするにつき、ディジタ
ル化のために用いるクロック信号の周波数を一般的なデ
ィジタルＩＣの動作周波数の範囲内に選定して充分な精
度を得ることができる。
路構成の手段によって計測し得ると共に、その際に生ず
る量子化誤差をアナログ回路構成の手段によって検出し
て補間するようにしたので、温度変動、電源電圧変動に
対して安定的に動作すると共に、ディジタル的手段を用
いているのにも拘らず検出値の分解能が高い時間情報検
出装置を得ることができる。かくするにつき、ディジタ
ル化のために用いるクロック信号の周波数を一般的なデ
ィジタルＩＣの動作周波数の範囲内に選定して充分な精
度を得ることができる。
第１図は本発明による時間情報検出装置の一実施例を示
すブロック図、第２図は第１図装置のタイムチャート、
第３図は本発明の他の実施例を示すブロック図、第４図
は時間情報検出装置をモータの速度制御装置ＫＪＩ用し
た場合の構成を示すブロック図、第５図は従来装置を示
すブロック図。 第６図は第５図装置のタイムチャートである。 Ｉ・・・時間検出回路、４０・・・量子化誤差検出回路
、美・・・補正回路、ＶＥＬＩ・・・時間信号、ＶＣ・
・・アナログ電圧信号、ＣＮＴＸ・・・ディジタル検出
時間信号。
すブロック図、第２図は第１図装置のタイムチャート、
第３図は本発明の他の実施例を示すブロック図、第４図
は時間情報検出装置をモータの速度制御装置ＫＪＩ用し
た場合の構成を示すブロック図、第５図は従来装置を示
すブロック図。 第６図は第５図装置のタイムチャートである。 Ｉ・・・時間検出回路、４０・・・量子化誤差検出回路
、美・・・補正回路、ＶＥＬＩ・・・時間信号、ＶＣ・
・・アナログ電圧信号、ＣＮＴＸ・・・ディジタル検出
時間信号。
Claims (1)
- 時間信号をその時間内に到来するクロック信号の個数に
基づき検出する時間検出回路と、上記時間信号と上記ク
ロック信号との時間的なずれに相当する量子化誤差時間
をアナログ電圧値として得る量子化誤差検出回路と、上
記時間検出回路によるディジタル検出時間を上記量子化
誤差検出回路からによるアナログ量子化誤差時間に基づ
き補正する補正回路とを具えたことを特徴とする時間情
報検出装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279428A JPH06101948B2 (ja) | 1984-12-25 | 1984-12-25 | 時間情報検出装置 |
| KR1019850009169A KR950000418B1 (ko) | 1984-12-25 | 1985-12-06 | 시간정보 검출장치 |
| US06/807,740 US4694234A (en) | 1984-12-25 | 1985-12-11 | Apparatus for compensating a quantization error |
| CA000498441A CA1265186A (en) | 1984-12-25 | 1985-12-23 | Apparatus for compensating a quantization error |
| AT85116473T ATE64015T1 (de) | 1984-12-25 | 1985-12-23 | Vorrichtung zur kompensation eines quantisierungsfehlers. |
| DE8585116473T DE3583025D1 (de) | 1984-12-25 | 1985-12-23 | Vorrichtung zur kompensation eines quantisierungsfehlers. |
| EP85116473A EP0191947B1 (en) | 1984-12-25 | 1985-12-23 | An apparatus for compensating a quantization error |
| AU51672/85A AU584151B2 (en) | 1984-12-25 | 1985-12-24 | An apparatus for compensating a quantization error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279428A JPH06101948B2 (ja) | 1984-12-25 | 1984-12-25 | 時間情報検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151716A true JPS61151716A (ja) | 1986-07-10 |
| JPH06101948B2 JPH06101948B2 (ja) | 1994-12-12 |
Family
ID=17610934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59279428A Expired - Fee Related JPH06101948B2 (ja) | 1984-12-25 | 1984-12-25 | 時間情報検出装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4694234A (ja) |
| EP (1) | EP0191947B1 (ja) |
| JP (1) | JPH06101948B2 (ja) |
| KR (1) | KR950000418B1 (ja) |
| AT (1) | ATE64015T1 (ja) |
| AU (1) | AU584151B2 (ja) |
| CA (1) | CA1265186A (ja) |
| DE (1) | DE3583025D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255486A (ja) * | 1991-02-05 | 1992-09-10 | Mitsubishi Electric Corp | Ｖｔｒのキャプスタンモータ速度検出機構 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448182A1 (en) * | 1987-09-01 | 1991-09-25 | Sundstrand Data Control, Inc. | Sampling time determining apparatus and method |
| EP0443693A3 (en) * | 1987-09-01 | 1991-09-18 | Sundstrand Data Control, Inc. | Frequency counting apparatus and method |
| JP2597035B2 (ja) * | 1990-05-22 | 1997-04-02 | 富士写真フイルム株式会社 | モータサーボ装置 |
| CN111538356B (zh) * | 2020-04-03 | 2022-10-18 | 四川知微传感技术有限公司 | 一种分时复用三轴加速度计及其控制方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1324511A (en) * | 1970-01-17 | 1973-07-25 | Int Computers Ltd | Positioning apparatus |
| US4006394A (en) * | 1972-08-21 | 1977-02-01 | Information Storage Systems, Inc. | Coarse and fine control for position servo |
| US3836833A (en) * | 1973-06-28 | 1974-09-17 | Ibm | Adaptive motor acceleration |
| GB1486428A (en) * | 1974-04-11 | 1977-09-21 | Int Computers Ltd | Motor drive control arrangements |
| US3969663A (en) * | 1974-10-17 | 1976-07-13 | Storage Technology Corporation | Capstan control for a tape drive system |
| JPS5447610A (en) * | 1977-09-21 | 1979-04-14 | Toshiba Corp | Digital servo apparatus |
| JPS5842351B2 (ja) * | 1978-04-05 | 1983-09-19 | マツダ株式会社 | 自動さく孔装置 |
| US4315200A (en) * | 1978-08-29 | 1982-02-09 | Canon Kabushiki Kaisha | Servo control apparatus |
| JPS5815476A (ja) * | 1981-07-18 | 1983-01-28 | Brother Ind Ltd | モ−タの速度制御システム |
| AU570922B2 (en) * | 1982-06-30 | 1988-03-31 | Sony Corporation | Digital servo circuit for motor control |
| JPS5913957A (ja) * | 1982-07-15 | 1984-01-24 | Fanuc Ltd | 速度検出回路 |
| JPS5990114A (ja) * | 1982-11-15 | 1984-05-24 | Toshiba Mach Co Ltd | レゾルバによる位置決め装置 |
-
1984
- 1984-12-25 JP JP59279428A patent/JPH06101948B2/ja not_active Expired - Fee Related
-
1985
- 1985-12-06 KR KR1019850009169A patent/KR950000418B1/ko not_active IP Right Cessation
- 1985-12-11 US US06/807,740 patent/US4694234A/en not_active Expired - Lifetime
- 1985-12-23 EP EP85116473A patent/EP0191947B1/en not_active Expired - Lifetime
- 1985-12-23 DE DE8585116473T patent/DE3583025D1/de not_active Expired - Lifetime
- 1985-12-23 AT AT85116473T patent/ATE64015T1/de not_active IP Right Cessation
- 1985-12-23 CA CA000498441A patent/CA1265186A/en not_active Expired - Lifetime
- 1985-12-24 AU AU51672/85A patent/AU584151B2/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255486A (ja) * | 1991-02-05 | 1992-09-10 | Mitsubishi Electric Corp | Ｖｔｒのキャプスタンモータ速度検出機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950000418B1 (ko) | 1995-01-19 |
| US4694234A (en) | 1987-09-15 |
| EP0191947A1 (en) | 1986-08-27 |
| ATE64015T1 (de) | 1991-06-15 |
| AU5167285A (en) | 1986-07-03 |
| KR860005354A (ko) | 1986-07-21 |
| EP0191947B1 (en) | 1991-05-29 |
| DE3583025D1 (de) | 1991-07-04 |
| CA1265186A (en) | 1990-01-30 |
| AU584151B2 (en) | 1989-05-18 |
| JPH06101948B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786861A (en) | Frequency counting apparatus and method | |
| US6750796B1 (en) | Low noise correlated double sampling modulation system | |
| US3918050A (en) | Analog-to-digital conversion apparatus | |
| US3942173A (en) | Offset error compensation for integrating analog-to-digital converter | |
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| US3983481A (en) | Digital intervalometer | |
| US4942401A (en) | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset | |
| JPS5821921A (ja) | Ａ−ｄ変換器 | |
| US5790480A (en) | Delta-T measurement circuit | |
| JPS61151716A (ja) | 時間情報検出装置 | |
| US7075475B1 (en) | Correlated double sampling modulation system with reduced latency of reference to input | |
| JPH0820473B2 (ja) | 連続的周期−電圧変換装置 | |
| US6930495B1 (en) | Digitizing ohmmeter system | |
| US4383188A (en) | Voltage-controlled constant current source | |
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| JP3057734B2 (ja) | 遅延掃引回路 | |
| JPS62294993A (ja) | 時間−電圧変換装置 | |
| JPH0695642B2 (ja) | 帰還パルス幅変調方式ａ／ｄ変換方法 | |
| SU1059649A1 (ru) | Устройство дл регулировани абсолютного скольжени частотно-управл емого асинхронного электропривода | |
| EP0448182A1 (en) | Sampling time determining apparatus and method | |
| JPS644377B2 (ja) | ||
| JPH0430813Y2 (ja) | ||
| RU2136006C1 (ru) | Стробоскопические преобразователи | |
| SU1056151A1 (ru) | Калибратор напр жени | |
| SU1405116A1 (ru) | Способ интегрирующего аналого-цифрового преобразовани |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |