JPS61101121A - analog switch - Google Patents
analog switchInfo
- Publication number
- JPS61101121A JPS61101121A JP22209584A JP22209584A JPS61101121A JP S61101121 A JPS61101121 A JP S61101121A JP 22209584 A JP22209584 A JP 22209584A JP 22209584 A JP22209584 A JP 22209584A JP S61101121 A JPS61101121 A JP S61101121A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- source
- amplification
- switch
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
Ｃ技術分野〕
この発明は、アナログスイッチに関するもので、例えば
、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）
により構成されたアナログスイッチに利用して有効な技
術に関するものである。[Detailed Description of the Invention] Technical Field C] This invention relates to analog switches, such as MOSFETs (insulated gate field effect transistors).
The present invention relates to a technique that is effective for use in an analog switch configured with the following.
？、’ｆＯ３ＦＥＴを用いたアナログスイッチとして、
例えば第５図に示すような回路が実公昭５９−５８９８
号公報によって公知である。? , 'As an analog switch using fO3FET,
For example, the circuit shown in Figure 5 is
It is known from the publication no.
このアナログスイッチは、負荷ＭＯ５ＦＥＴＱ４と増重
ＭＯ３ＦＥ’ｌ’Ｑ６とを飽和領域で動作させてそのコ
ンダクタンスを等しくさせること、及びスイッチＭＯＳ
ＦＥＴＱ５を非飽和領域で動作させることによって、矩
形波以外のアナログ信号を選択的に伝達するものである
。This analog switch operates the load MO5FETQ4 and the multiplication MO3FE'l'Q6 in the saturation region to equalize their conductances, and the switch MOS
By operating FETQ5 in a non-saturation region, analog signals other than rectangular waves are selectively transmitted.
このアナログスイッチにあっては、上記増幅ＭＯＳ Ｆ
ＥＴＱ ６と負荷ＭＯＳＦＥＴ０．４及びスイッチＭ
ＯＳ Ｆ Ｅ Ｔ Ｑ ５とのコンダクタンスに従っ
て信号の増幅を行うので利得１に設定することが難しく
、入出力伝達特性のりニアリティが比較的悪いという問
題がある。In this analog switch, the above amplification MOS F
ETQ 6, load MOSFET 0.4 and switch M
Since the signal is amplified according to the conductance with the OS FET Q 5, it is difficult to set the gain to 1, and there is a problem that the linearity of the input/output transfer characteristic is relatively poor.
この発明の目的は、簡単な構成により、利得かは＼１に
設定でき、リニアリティの良いアナログスイッチを提供
することにある。An object of the present invention is to provide an analog switch with a simple configuration, the gain of which can be set to \1, and good linearity.
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。The above and other objects and novel features of this invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、ソースフォロワ増幅ＭＯＳＦＥＴのソース又
はドレインにスイッチＭＯＳＦＥＴを設けることによっ
て選択的なアナログ信号の伝達を行うようにするもので
ある。That is, by providing a switch MOSFET at the source or drain of the source follower amplification MOSFET, selective analog signal transmission is performed.
〔実施例１〕
第１図には、この発明に係るアナログスイッチの一実施
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような１個の半導体基板上にお
いて形成される。[Embodiment 1] FIG. 1 shows a circuit diagram of an embodiment of an analog switch according to the present invention. Each circuit element in the figure is formed on a single semiconductor substrate such as, but not limited to, single crystal silicon using known semiconductor integrated circuit manufacturing techniques.
アナログ信号Ｖｉｎは、増幅ＭＯＳＦＥＴＱ２のゲート
に供給される。この増幅ＭＯＳＦＥＴＱ２のソースと回
路の接地電位点との間には、負荷としてのＭＯＳＦＥＴ
Ｑ３が設けられる。このＭＯＳＦＥＴＱ３は、そのゲー
トとドレインとが共通接続されることによって抵抗手段
として作用する。Analog signal Vin is supplied to the gate of amplification MOSFETQ2. A MOSFET as a load is connected between the source of this amplification MOSFET Q2 and the ground potential point of the circuit.
Q3 will be provided. This MOSFET Q3 functions as a resistance means by having its gate and drain connected in common.
上記増＠ＭＯ５ＦＥＴＱ２と負荷ＭＯＳＦＥＴＱ３とは
、ソースフォロワ回路を構成する。すなわち、出力信号
Ｖｏｕｔは、上記増幅ＭＯＳＦＥＴＱ２のソースから送
出される。上記アナログ信号■ｉｎを選択的に送出させ
るため、上記増＠ＭＯ５ＦＥＴＱ２のドレインと電源電
圧Ｖｃｃとの間には、制御信号ＶＣによって制御される
スイッチＭＯＳＦＥＴＱＩが設けられる。The increase @MO5FETQ2 and the load MOSFETQ3 constitute a source follower circuit. That is, the output signal Vout is sent out from the source of the amplification MOSFET Q2. In order to selectively send out the analog signal ■in, a switch MOSFET QI controlled by a control signal VC is provided between the drain of the additional @MO5FET Q2 and the power supply voltage Vcc.
この実施例では、特に制限されないが、上記ＭＯＳＦＥ
ＴＱＩ 〜Ｑ３は、ＮチャンネルＭＯＳＦＥＴにより構
成される。これらのＭＯＳＦＥＴＱＩないしＱ３は、Ｎ
型半導体基板の表面に形成されたＰ型ウェル領域の表面
に形成される。上記ＭＯＳＦＥＴＱＩないしＱ３のうち
、増幅ＭＯＳＦＥＴＱ２は、他のＭＯＳＦＥＴＱＩ、Ｑ
３とは別の独立したＰ型ウェル領域に形成され、このウ
ェル領域、すなわちＭＯＳＦＥＴＱ２の基体ゲートは、
ＭＯＳＦＥＴＱ２のソースに共通接続される。In this embodiment, although not particularly limited, the above MOSFE
TQI to Q3 are composed of N-channel MOSFETs. These MOSFETs QI to Q3 are N
It is formed on the surface of a P-type well region formed on the surface of a P-type semiconductor substrate. Among the above MOSFETs QI to Q3, the amplifying MOSFET Q2 is different from the other MOSFETs QI and Q3.
This well region, that is, the base gate of MOSFETQ2, is formed in an independent P-type well region different from MOSFETQ2.
Commonly connected to the sources of MOSFETQ2.
このようにするのは、次の理由による。すなわち、増幅
ＭＯＳＦＥＴＱ２のソース側から得られる出力信号Ｖｏ
ｕｔは、入力信号Ｖｉｎに対してＭＯＳＦＥＴＱ２の実
質的なしきい値電圧分だけ低下したものにされる。言い
換えるならば、上記出力信号ＶｏｕＬは、入力信号Ｖｉ
ｎに対して上記しきい値電圧分だけ直流成分がレベルシ
フトされたものになる。第５図に示した回路のように、
上記増幅ＭＯＳＦＥＴＱ２の基体ゲートに電源電圧Ｖｓ
ｓを供給すると、ＭＯＳＦＥＴＱ２のソースは基体ゲー
ト（チャンネル領域）に対して逆バイアスされることに
なり、ソース電位に従った公知の基板効果により、実質
的なしきい値電圧が大きくなってしまうからである。こ
の実施例では、ＭＯＳＦＥＴＱ２のソースと基体ゲート
とを供給接続することによって、両者の電位を等しくす
ることにより、上記基板効果による実質的なしきい値電
圧の変動の発生、言い換えるならば、出力信号Ｖｏｕｔ
の直流レベルをはシ一定にするものである。The reason for doing this is as follows. That is, the output signal Vo obtained from the source side of the amplification MOSFET Q2
ut is made lower than the input signal Vin by the substantial threshold voltage of MOSFET Q2. In other words, the output signal VouL is the input signal Vi
The DC component is level-shifted by the above threshold voltage with respect to n. Like the circuit shown in Figure 5,
The power supply voltage Vs is applied to the base gate of the amplification MOSFET Q2.
This is because if s is supplied, the source of MOSFET Q2 will be reverse biased with respect to the substrate gate (channel region), and the actual threshold voltage will increase due to the well-known substrate effect depending on the source potential. be. In this embodiment, by connecting the source of MOSFET Q2 and the substrate gate to equalize their potentials, a substantial threshold voltage fluctuation occurs due to the substrate effect, in other words, the output signal Vout
This is to keep the DC level constant.
この実施例回路の動作は、制御信号ＶＣによりスイッチ
ＭＯＳ Ｆ ＥＴＱ １をオン状態にすると、増幅ＭＯ
ＳＦＥＴＱ２に動作電流が供給されるから、アナログ入
力信号Ｖｉｎに対してＭＯＳ Ｆ ＥＴＱ２のしきい値
電圧分だけ直流レベルが低下されたアナログ出力信号Ｖ
ｏｕｔを得ることができる。The operation of this embodiment circuit is such that when the switch MOS FETQ 1 is turned on by the control signal VC, the amplification MOSFETQ1 is turned on.
Since the operating current is supplied to SFETQ2, the analog output signal V has a DC level lowered by the threshold voltage of MOS FETQ2 with respect to the analog input signal Vin.
out can be obtained.
また、上記制御信号ＶＣによりスイッチＭＯ３ＦＥ Ｔ
Ｑ−１をオフ状態にすると、増＠ＭＯＳＦＥＴＱ２に
は動作電流が供給されないから、上記アナログ信号Ｖｉ
ｎの出力への伝達が禁止される。In addition, the control signal VC causes the switch MO3FE T
When Q-1 is turned off, no operating current is supplied to MOSFET Q2, so the analog signal Vi
Transfer to the output of n is prohibited.
〔実施例２〕
第２図には、この発明の他の一実施例の回路図が示され
ている。この実施例では、第１図に示したように増幅Ｍ
ＯＳＦＥＴＱ２のドレイン側に設けられたスイッチＭＯ
Ｓ Ｆ ＥＴＱ １に代え、同図に示すようにスイッチ
ＭＯＳＦＥＴＱＩは、増幅ＭＯ５ＦＥＴＱ２のソースと
負荷ＭＯＳＦＥＴＱ３との間に設けられる。したがって
、増幅ＭＯＳＦＥＴＱ２のドレインは？ｌｌ源電圧Ｖｃ
ｃに接続される。他の構成は、第１図に示した回路のそ
れと同様であるＱで、その説明を省略する。この実施例
においても、スイッチＭＯＳＦＥＴＱＩのオン、／オフ
動作によって、増幅Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ２の動
作電流の供給／遮断が行われるので、前記同様にアナロ
グ信号Ｖｉｎの出力への伝達を選択的に行うことができ
る。[Embodiment 2] FIG. 2 shows a circuit diagram of another embodiment of the present invention. In this embodiment, as shown in FIG.
Switch MO provided on the drain side of OSFETQ2
In place of SFETQ1, a switch MOSFETQI is provided between the source of the amplifier MOSFETQ2 and the load MOSFETQ3, as shown in the figure. Therefore, what is the drain of amplification MOSFET Q2? ll source voltage Vc
connected to c. The other configuration of the circuit Q is similar to that of the circuit shown in FIG. 1, and the explanation thereof will be omitted. In this embodiment as well, the operation current of the amplifier MOSFET Q2 is supplied/cut off by the on/off operation of the switch MOSFETQI, so that the analog signal Vin can be selectively transmitted to the output as described above. can be done.
〔実施例３〕
第３図には、この発明の他の一実施例の回路図が示され
ている。この実施例では、増幅ＭＯＳＦＥＴＱ２のソー
スに接続された負荷ＭＯＳＦＥＴＱ３のゲートには、一
定のバイアス電圧ＶＢが供給される。これによって、Ｍ
ＯＳＦＥＴＱ３は定電流源として動作する。したがって
、スイッチＭＯＳＦＥＴＱＩがオン状態にされた信号伝
達動作の時には、ソースフォロワ増幅回路は、この定電
流源により形成された定電流のもとに動作するものにな
る。これによって、より動作の安定化を実現することが
できる。他の構成は、上記第１図のそれと同様であるの
で、その説明を省略する。〔実施例４〕
第４図には、この発明の更に他の一実施例の回路図が示
されている。この実施例では、第２図に示した回路のよ
うに、スイッチＭＯ５ＦＥＴＱＩを介して増幅ＭＯ５Ｆ
ＥＴＱ２のソースに接続される負荷Ｍｏ５ＦＥＴＱ３の
ゲートには、一定のバイアス電圧ＶＢが供給される。こ
れによって、ＭＯＳＦＥＴＱ３は定電流源として動作す
る。したがって、スイッチＭＯＳＦＥＴＱＩがオン状態
にされた信号伝達動作の時には、ソースフォロワ増幅回
路は、この定電流源により形成された定電流のもとに動
作するものになる。これによって、より動作の安定化を
実現することができる。他の構成は、上記第２図のそれ
と同様であるので、その説明を省略する。[Embodiment 3] FIG. 3 shows a circuit diagram of another embodiment of the present invention. In this embodiment, a constant bias voltage VB is supplied to the gate of the load MOSFET Q3 connected to the source of the amplification MOSFET Q2. By this, M
OSFETQ3 operates as a constant current source. Therefore, during a signal transmission operation in which the switch MOSFET QI is turned on, the source follower amplifier circuit operates under a constant current generated by this constant current source. This makes it possible to achieve more stable operation. The other configurations are the same as those shown in FIG. 1 above, so their explanation will be omitted. [Embodiment 4] FIG. 4 shows a circuit diagram of still another embodiment of the present invention. In this embodiment, as in the circuit shown in FIG. 2, the amplifier MO5F
A constant bias voltage VB is supplied to the gate of the load Mo5FETQ3 connected to the source of ETQ2. Thereby, MOSFETQ3 operates as a constant current source. Therefore, during a signal transmission operation in which the switch MOSFET QI is turned on, the source follower amplifier circuit operates under a constant current generated by this constant current source. This makes it possible to achieve more stable operation. The other configurations are the same as those shown in FIG. 2 above, so their explanation will be omitted.
なお、上記実施例回路の詳細な入出力伝達特性を、皐３
図の実施例回路を例にして説明する。The detailed input/output transfer characteristics of the above-mentioned example circuit are described in Ko 3.
The embodiment circuit shown in the figure will be explained as an example.
Ｖｏｕｔ ＝Ｖｉｎ −ｒフ＃２・ＶＢ＋ｃｐゴー１）
Ｖｔｈ ・・（１）
ここでβ２．β３は、それぞれＭＯＳＦＥＴＱ２、Ｑ３
のチャンネル導電率であり、Ｗ（チャンネル’ｌ’ｆｆ
１）／Ｌ（チャンネル長）によって表される。Vout=Vin-rfu#2・VB+cpgo1)
Vth...(1) Here, β2. β3 are MOSFETQ2 and Q3, respectively
is the channel conductivity of W(channel 'l'ff
1)/L (channel length).
ｖｔｈはＭＯＳＦＥＴＱ２のしきい値電圧である。vth is the threshold voltage of MOSFETQ2.
この式（１）から明らかなように、出力信号Ｖｏｕｔは
、入力信号Ｖｉｎから一定の直流成分を差し引いたレベ
ルにされるから、交流利得をは＼°１にすることができ
るものである。また、上記（１）式からあきらかなよう
にＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ３のバイアス電圧Ｖ Ｂ
を可変にすると、出力信号Ｖｏｕｔに変調をかけるとい
うエンベロープ制御、言い換えるならば、電子オルガン
等の鍵磐電子楽器におけるサスティン効果を実現するこ
とができる。As is clear from this equation (1), since the output signal Vout is set to a level obtained by subtracting a certain DC component from the input signal Vin, the AC gain can be set to \°1. Also, as is clear from the above equation (1), the bias voltage V B of MOS FET Q 3
By making Vout variable, it is possible to achieve envelope control that modulates the output signal Vout, in other words, a sustain effect in a keyboard electronic musical instrument such as an electronic organ.
（１）ソースフォロワ回路を選択的に動作状態にしてア
ナログ信号の選択的な伝達を行うものであるので、得ら
れる出力アナログ信号は、入力アナログ信号に対して直
流レベルのみがレベルシフトされたものになる。これに
よって、ＭＯＳＦＥＴのコンダクタンスに無関係に交流
利得をはソ゛１にすることができるという効果が得られ
る。(1) Since the source follower circuit is selectively activated to selectively transmit analog signals, the output analog signal obtained is one in which only the DC level is level-shifted with respect to the input analog signal. become. This provides the effect that the AC gain can be made to be 1 regardless of the conductance of the MOSFET.
（２）上記（１）のようにソースフォロワ回路を用いて
いるので、リニアリティの良い伝達特性を実現すること
ができるという効果が得られる。(2) Since the source follower circuit is used as described in (1) above, it is possible to realize transfer characteristics with good linearity.
（３）ソースフォロワ回路の負荷ＭＯＳＦＥＴのゲート
に可変バイア電圧を供給することによって、出力アナロ
グ信号のエンベロープ制御を簡単に行うことができると
いう効果が得られる。(3) By supplying a variable bias voltage to the gate of the load MOSFET of the source follower circuit, it is possible to easily control the envelope of the output analog signal.
（４）増幅ＭＯＳ Ｆ ＥＴのソースとその基体ゲート
とを共通接続することによって、基板効果による実質的
なしきい値電圧の変動を防止することができる。これに
よって、直流レベルシフト量をは一′一定にすることが
でき、利得１とリニアリティを良くすることができると
いう効果が得られる。(4) By commonly connecting the sources of the amplification MOS FETs and their substrate gates, substantial fluctuations in threshold voltage due to substrate effects can be prevented. As a result, the DC level shift amount can be kept constant, and the gain of 1 and linearity can be improved.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記ＭＯＳＦ
ＥＴＱＩ〜Ｑ３は、ＰチャンネルＭＯＳ Ｆ ＥＴによ
り構成するもの、又はＰチャンネルＭＯＳＦＥＴとＮチ
ャンネルＭＯＳＦＥＴの組み合わせ、言い換えるならば
ＣＭＯ３（相補型ＭＯ３）回路により構成するものであ
って“もよい。例えば、第３図の実施例回路において、
増幅ＭＯＳＦＥＴＱ２をＮチャンネルＭＯＳＦＥＴによ
り構成し、スイッチＭＯＳＦＥＴＱ１と負荷ＭＯＳＦＥ
ＴＱ３をＰチャンネルＭＯＳＦＥＴにより構成した場合
には、上記ＰチャンネルＭＯＳＦＥＴＱＩ、Ｑ３をＮ型
半導体基板上にそのまま形成することができる。Although the invention made by the present inventor has been specifically explained based on Examples above, this invention is not limited to the above Examples (although it is possible to make various changes without departing from the gist of the invention). For example, the above MOSF
ETQI to Q3 may be constituted by P-channel MOS FETs, or a combination of P-channel MOSFET and N-channel MOSFET, in other words, they may be constituted by a CMO3 (complementary MO3) circuit. In the example circuit shown in Figure 3,
The amplification MOSFETQ2 is composed of an N-channel MOSFET, and the switch MOSFETQ1 and load MOSFET
When TQ3 is constituted by a P-channel MOSFET, the P-channel MOSFETs QI and Q3 can be directly formed on an N-type semiconductor substrate.
〔利用分野〕
この発明は、鍵盤電子楽器等の他、ＭＯＳアナログ回路
に広く利用できる。[Field of Application] The present invention can be widely used in MOS analog circuits as well as keyboard electronic musical instruments.
第１図は、この発明の一実施例を示す回路図、第２図は
、この発明の他の一実施例を示す回路図、
第３図は、この発明の他の一実施例を示す回路図、
第４図は、この発明の更に他の一実施例を示す回路図、
第５図は、従来技術の一例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of this invention, FIG. 2 is a circuit diagram showing another embodiment of this invention, and FIG. 3 is a circuit diagram showing another embodiment of this invention. 4 is a circuit diagram showing still another embodiment of the present invention, and FIG. 5 is a circuit diagram showing an example of the prior art.
Claims (1)
ＦＥＴと、この増幅ＭＯＳＦＥＴのソース又はドレイン
に直列形態に接続され制御信号がゲートに供給されたス
イッチＭＯＳＦＥＴと、上記増幅ＭＯＳＦＥＴのソース
又は上記スイッチＭＯＳＦＥＴを介してソースに接続さ
れる負荷手段とからなり、上記増幅ＭＯＳＦＥＴのソー
スから出力信号を得るものとしたことを特徴とするアナ
ログスイッチ。 ２、上記増幅ＭＯＳＦＥＴは、そのソースと基体ゲート
とが共通接続されるものであることを特徴とする特許請
求の範囲第１項記載のアナログスイッチ。 ３、上記アナログスイッチは、半導体集積回路により形
成され、上記増幅ＭＯＳＦＥＴは、独立したウェル領域
に形成され、このウェル領域はそのソースに接続される
ものであることを特徴とする特許請求の範囲第２項記載
のアナログスイッチ。[Claims] 1. Amplification MOS whose gate is supplied with an analog input signal
FET, a switch MOSFET connected in series to the source or drain of the amplification MOSFET and having a control signal supplied to the gate, and a load means connected to the source of the amplification MOSFET or the source via the switch MOSFET. , An analog switch characterized in that an output signal is obtained from the source of the amplification MOSFET. 2. The analog switch according to claim 1, wherein the amplification MOSFET has its source and base gate connected in common. 3. The analog switch is formed by a semiconductor integrated circuit, and the amplification MOSFET is formed in an independent well region, and this well region is connected to its source. Analog switch described in Section 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22209584A JPS61101121A (en) | 1984-10-24 | 1984-10-24 | analog switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22209584A JPS61101121A (en) | 1984-10-24 | 1984-10-24 | analog switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61101121A true JPS61101121A (en) | 1986-05-20 |
Family
ID=16777052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22209584A Pending JPS61101121A (en) | 1984-10-24 | 1984-10-24 | analog switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101121A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801936A (en) * | 1986-09-17 | 1989-01-31 | Siemens Aktiengesellschaft | Broadband signal switching apparatus |
| US5854569A (en) * | 1994-11-15 | 1998-12-29 | Mitsubishi Denki Kabushiki Kaisha | Current source for rapid switching and reduced oscillatory transients |
-
1984
- 1984-10-24 JP JP22209584A patent/JPS61101121A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801936A (en) * | 1986-09-17 | 1989-01-31 | Siemens Aktiengesellschaft | Broadband signal switching apparatus |
| US5854569A (en) * | 1994-11-15 | 1998-12-29 | Mitsubishi Denki Kabushiki Kaisha | Current source for rapid switching and reduced oscillatory transients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JP4850669B2 (en) | Low voltage, low power class AB output stage | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4477782A (en) | Compound current mirror | |
| KR100307789B1 (en) | Amplification circuit | |
| US3956708A (en) | MOSFET comparator | |
| KR20020035324A (en) | Differential amplifier | |
| US3644838A (en) | Amplifier using bipolar and field-effect transistors | |
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| US4843262A (en) | Pull up or pull down electronic device | |
| JPS6119134B2 (en) | ||
| US4749955A (en) | Low voltage comparator circuit | |
| KR880002318A (en) | Differential Amplifier Circuit Reduces Recovery Time | |
| US6445322B2 (en) | Digital-to-analog converter with improved output impedance switch | |
| JPS61101121A (en) | analog switch | |
| JPH02166814A (en) | Linear gain amplifier | |
| KR920022649A (en) | Controllable amplifier circuit | |
| US7170337B2 (en) | Low voltage wide ratio current mirror | |
| JPH0612856B2 (en) | Amplifier circuit | |
| KR970077970A (en) | Differential amplifier | |
| WO2005046049A3 (en) | Mmic distributed amplifier gate control using active bias | |
| KR100821122B1 (en) | CMOS variable gain amplifier | |
| US6583670B2 (en) | CMOS current amplifier | |
| JP3438878B2 (en) | Constant current circuit | |
| JPH0818355A (en) | Operational amplifier |