JPS609343B2 - 電子部品製造法 - Google Patents
電子部品製造法Info
- Publication number
- JPS609343B2 JPS609343B2 JP49120505A JP12050574A JPS609343B2 JP S609343 B2 JPS609343 B2 JP S609343B2 JP 49120505 A JP49120505 A JP 49120505A JP 12050574 A JP12050574 A JP 12050574A JP S609343 B2 JPS609343 B2 JP S609343B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- bonded
- molten metal
- electronic component
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、熔融金属を媒介とする接続により構成する電
子部品製造法に関する。
子部品製造法に関する。
これまでの電子部品の接続には、接着電子部品及び被接
着電子部品をあらかじめ常温で適正な位置に配置した後
荷重をかけて、圧接したり、熔接したりしていた。
着電子部品をあらかじめ常温で適正な位置に配置した後
荷重をかけて、圧接したり、熔接したりしていた。
あるいは荷重をかけたままで、接着金属が熔融する迄高
温に保管し、その後、常温にする方法で電子部品の接続
を得ていた。これらの方法では、圧鞍、熔接部に、過大
の負荷がかかり、接続部に割れが入ったり、歪が残った
りする欠点や、高温保管状態が長すぎることや、接続部
以外が高温状態が長い為に、劣化したり、長時間、高温
状態に保管できない場合などには使用できない欠点を有
していた。本発明の目的は、かかる従来の欠点のない電
子部品の製造方法を提供することにある。
温に保管し、その後、常温にする方法で電子部品の接続
を得ていた。これらの方法では、圧鞍、熔接部に、過大
の負荷がかかり、接続部に割れが入ったり、歪が残った
りする欠点や、高温保管状態が長すぎることや、接続部
以外が高温状態が長い為に、劣化したり、長時間、高温
状態に保管できない場合などには使用できない欠点を有
していた。本発明の目的は、かかる従来の欠点のない電
子部品の製造方法を提供することにある。
本発明の特徴は、熔融金属を媒介とする接続を行なう電
子部品の製造方法において、この熔融金属を熔融温度以
下でかつ常温以上の温度で予熱し、しかる後にこの熔融
金属及び被接着電子部品を熔融金属の熔融温度以上の高
温にして被接着電子部品を加圧接着し、しかる後に加圧
状態のままで一定時間この熔融金属及び被接着電子部品
を熔融金属の熔融温度以下でかつ熔融温度に近い温度に
保持し、しかる後に加圧状態を解除して常温にする電子
部品の製造方法にある。
子部品の製造方法において、この熔融金属を熔融温度以
下でかつ常温以上の温度で予熱し、しかる後にこの熔融
金属及び被接着電子部品を熔融金属の熔融温度以上の高
温にして被接着電子部品を加圧接着し、しかる後に加圧
状態のままで一定時間この熔融金属及び被接着電子部品
を熔融金属の熔融温度以下でかつ熔融温度に近い温度に
保持し、しかる後に加圧状態を解除して常温にする電子
部品の製造方法にある。
本発明によれば、熔融金属が予熱されているので接着時
間が短かくて済む。
間が短かくて済む。
さらに接着後も一定時間加圧状態が維持されこの時温度
も熔融温度に近い状態にされるので、接着部が急冷され
ることがなく割れが入らないので十分安定な接着状態と
することが出来る。以下ｔ図面を参照して実施例を説明
する。
も熔融温度に近い状態にされるので、接着部が急冷され
ることがなく割れが入らないので十分安定な接着状態と
することが出来る。以下ｔ図面を参照して実施例を説明
する。
実施例 １
第１図は、支持台２上に配置されたＡｕ突起電極６を有
する半導体素子３と、その電極６に相対する如く、配置
された表面（Ｓｎ）メッキ５されたりードフレーム４と
それらのものを加熱圧薮する加圧部１の相対配置断面図
である。
する半導体素子３と、その電極６に相対する如く、配置
された表面（Ｓｎ）メッキ５されたりードフレーム４と
それらのものを加熱圧薮する加圧部１の相対配置断面図
である。
この状態で、少くとも加圧部１のみを、又は、加圧部Ｉ
と、リードフレーム４を、又は、加圧部１と、銅リード
フレーム４と、半導体素子３を、Ａｕ−Ｓｎ共晶合金が
熔融しない温度の２００午０に１秒間保持し、次いで加
圧部１を押し下げ、第２図の状態に保持し、これと同時
に、加圧部１の温度を、電流を流すことにより、金一錫
合金が完全に熔融する温度３００ｑＣに０．９秒保持す
ると、リードフレーム４上の錫メッキ５と、半導体素子
３の金突起電極６とで金一錫合金７が出来る。次いで、
加圧部の温度を２００Ｃ０まで１．９砂かかって下げる
ことにより、金一錫合金７は、完全に凝固し、半導体素
子３とりードフレーム４との接続が得られ、次いで常温
まで冷却する。なお、この２００ｑＣまでの冷却は最初
の０．９砂でほぼ２００午○近くまで冷却し、この２０
０℃近くの状態を１秒間維持する。第３図には、この工
程の温度と時間の関係が示してある。
と、リードフレーム４を、又は、加圧部１と、銅リード
フレーム４と、半導体素子３を、Ａｕ−Ｓｎ共晶合金が
熔融しない温度の２００午０に１秒間保持し、次いで加
圧部１を押し下げ、第２図の状態に保持し、これと同時
に、加圧部１の温度を、電流を流すことにより、金一錫
合金が完全に熔融する温度３００ｑＣに０．９秒保持す
ると、リードフレーム４上の錫メッキ５と、半導体素子
３の金突起電極６とで金一錫合金７が出来る。次いで、
加圧部の温度を２００Ｃ０まで１．９砂かかって下げる
ことにより、金一錫合金７は、完全に凝固し、半導体素
子３とりードフレーム４との接続が得られ、次いで常温
まで冷却する。なお、この２００ｑＣまでの冷却は最初
の０．９砂でほぼ２００午○近くまで冷却し、この２０
０℃近くの状態を１秒間維持する。第３図には、この工
程の温度と時間の関係が示してある。
第４図には、この工程で接続を完了した半導体装置の断
面図が示してある。
面図が示してある。
実施例 ２
本実施例は、半導体装置の封入ケースの封止方法を示し
たもので、第５図、第６図に示してある。
たもので、第５図、第６図に示してある。
第５図には、加圧部１１、セラミックケースベース１２
、そのケースの内部メタライズ配線１８、ボンディング
線１６によりメタライズ配線１８と接続されている半導
体素子１７、外部リード１９、ケースベース１２の封止
部に設けられたＡｕ層１ ５、ケースの封止ふた１ ３
及び封止金属層１４の相対位置が示してある。本実施例
も、実施例１と、同一の工程を経れば、第６図に示した
如く、容易に封止済みの半導体装置が出来る。第６図の
封止部１０は、第５図、金属層１４，１５の金一錫合金
である。尚、同一番号は同一のものを示す。以上、実施
例に示した如く、本発明で短時間に、容易に且つ、安定
した接続部が得られる。
、そのケースの内部メタライズ配線１８、ボンディング
線１６によりメタライズ配線１８と接続されている半導
体素子１７、外部リード１９、ケースベース１２の封止
部に設けられたＡｕ層１ ５、ケースの封止ふた１ ３
及び封止金属層１４の相対位置が示してある。本実施例
も、実施例１と、同一の工程を経れば、第６図に示した
如く、容易に封止済みの半導体装置が出来る。第６図の
封止部１０は、第５図、金属層１４，１５の金一錫合金
である。尚、同一番号は同一のものを示す。以上、実施
例に示した如く、本発明で短時間に、容易に且つ、安定
した接続部が得られる。
本発明は、実施例に示した丈でなく、他の電子部品の製
造にも適用できることは明らかである。
造にも適用できることは明らかである。
第１図は、加圧部、リードフレーム、半導体素子、支持
台の相対位置を示したそれぞれの断面図である。 第２図は、リードフレームと半導体素子を接続中の断面
図である。第３図は、加圧部の温度上昇と時間の関係図
である。第４図は、接続の終了した半導体装置の断面図
である。第５図は、半導体封入ケースの封入時のケース
ふたと、ケースベースと加圧部の相対位置の断面図であ
る。第６図は、封入の終了した半導体装置の断面図であ
る。１，１１・・・加圧部、２・・・支持台、３，１７
・・・半導体素子、４…リードフレーム、５…Ｓｎメッ
キ、６・・・Ａｕ突起電極、７，１ ０・・・Ａｕ−Ｓ
ｎ合金、１２・・・セラミックケース、１３・・・ケー
ス封止蓋、１ ４・・・封止金属層、１ ５・・・Ａｕ
層、１ ６・・・ボンディング線、１８・・・メタライ
ズ配線、１９・・・外部リード。 第１図 第２図 第３図 第４図 多５図 第５図
台の相対位置を示したそれぞれの断面図である。 第２図は、リードフレームと半導体素子を接続中の断面
図である。第３図は、加圧部の温度上昇と時間の関係図
である。第４図は、接続の終了した半導体装置の断面図
である。第５図は、半導体封入ケースの封入時のケース
ふたと、ケースベースと加圧部の相対位置の断面図であ
る。第６図は、封入の終了した半導体装置の断面図であ
る。１，１１・・・加圧部、２・・・支持台、３，１７
・・・半導体素子、４…リードフレーム、５…Ｓｎメッ
キ、６・・・Ａｕ突起電極、７，１ ０・・・Ａｕ−Ｓ
ｎ合金、１２・・・セラミックケース、１３・・・ケー
ス封止蓋、１ ４・・・封止金属層、１ ５・・・Ａｕ
層、１ ６・・・ボンディング線、１８・・・メタライ
ズ配線、１９・・・外部リード。 第１図 第２図 第３図 第４図 多５図 第５図
Claims (1)
- １ 熔融金属を媒介とする接続を行なう電子部品の製造
方法において、前記熔融金属を熔融温度以下でかつ常温
以上の温度で予熱し、しかる後に前記熔融金属及び被接
着電子部品を前記熔融金属の熔融温度以上の高温にして
前記被接着電子部品を加圧接着し、しかる後に加圧状態
のままで一定時間前記熔融金属及び前記被接着電子部品
を前記熔融金属の熔融温度以下でかつ熔融温度に近い温
度に保持し、しかる後に加圧状態を解除して常温にする
ことを特徴とする電子部品製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49120505A JPS609343B2 (ja) | 1974-10-18 | 1974-10-18 | 電子部品製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49120505A JPS609343B2 (ja) | 1974-10-18 | 1974-10-18 | 電子部品製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60263373A Division JPS61190954A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5146072A JPS5146072A (ja) | 1976-04-20 |
| JPS609343B2 true JPS609343B2 (ja) | 1985-03-09 |
Family
ID=14787845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49120505A Expired JPS609343B2 (ja) | 1974-10-18 | 1974-10-18 | 電子部品製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609343B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2356140A1 (de) * | 1972-11-09 | 1974-05-22 | Cii Honeywell Bull | Vorrichtung zum anloeten von integrierten schaltungsplaettchen an einem substrat |
| JPS49133867A (ja) * | 1972-11-09 | 1974-12-23 |
-
1974
- 1974-10-18 JP JP49120505A patent/JPS609343B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2356140A1 (de) * | 1972-11-09 | 1974-05-22 | Cii Honeywell Bull | Vorrichtung zum anloeten von integrierten schaltungsplaettchen an einem substrat |
| JPS49133867A (ja) * | 1972-11-09 | 1974-12-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5146072A (ja) | 1976-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JPS61154764A (ja) | 構造部材の金属結合の方法及び結合材料 | |
| JPS59500394A (ja) | リ−ド線のない半導体回路用鋳込み半田リ−ド | |
| CN102593020B (zh) | 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器 | |
| US5011067A (en) | Method for attaching a fuse wire to a lead frame | |
| KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
| JPS609343B2 (ja) | 電子部品製造法 | |
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JPS6356705B2 (ja) | ||
| JP3827442B2 (ja) | 半導体パッケージの製造方法 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPS59993A (ja) | 金属板電極接合方法 | |
| JP3279158B2 (ja) | 弾性表面波装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP3705779B2 (ja) | パワーデバイスとその製造方法ならびに錫基はんだ材料 | |
| JPH05145004A (ja) | 半導体装置の製造方法 | |
| JP2522738B2 (ja) | 半導体装置用セラミックスパッケ―ジ及び半導体装置 | |
| JPH01179346A (ja) | 半導体装置の製造方法 | |
| JPH05144989A (ja) | リードフレームの製造方法とそれを用いた半導体素子の接合方法 | |
| JPH03296237A (ja) | 熱伝導用半導体チップの背面接合方法およびそれを用いた半導体装置 |