JPS6059968A - 制御可能な電子的負荷電流弁のためのエネルギ節減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特許請求の範囲第１項の謂ゆる上位概念に記
載の型の制御可能な電気もしくは電子弁のためのエネル
ギ節減回路に関する。

従来技術 上記上位概念に記載の構成は、西独特許出願公開公報第
３１２０４６９号に記述されているような従来技術のエ
ネルギ節減回路に属する。

この従来技術の構成においては、ダイオードを介し、遮
断もしくはターンオフ可能なサイリスタ（例えばゲート
ターンオフサイリスタ）に並列に遮断負荷軽減コンデン
サもしくは遮断負荷軽減コンデンサが接続されておって
、サイリスタの遮断もしくはターンオフ時に、該サイリ
スタに生ずる電圧降下１あるアノード−カッーｒ電圧の
時間変化率（ｄＴ：ＩＡＫ／ｄｔ）を設計技術的に条件
付けられる予め設定可能な限界値以下に保持している。

遮断可能なサイリスタもしくはターンオアサイリスタに
直列に、閉成もしくはターンオン負荷軽減インダクタン
ス素子を設けて、サイリスタのターンオン時に、そのア
ノード−カッ−）！電流の時間変化率ｄｌ、に／　ａｔ
を、やはり設計技術上条件付けられる予め設定可能な限
界値以下に保持している。該インダクタンス素子もしく
はチョークは同時に、サイリスタの閉成即ちターンオン
時に極性反転チョークとして作用し、遮断負荷軽減コン
デンサを反対の極性で充電する。第３のエネルギ蓄積素
子として単極性１駆動される蓄積コンデンサが設けられ
ており、このコンデンサは、遮断負荷軽減コンデンサお
よびターンオン負荷軽減インダクタンス素子のエネルギ
を時間的に中間蓄積し、遮断即ちターンオフ過程後フラ
イホイールダイオードを介して負荷に導く。この回路構
成によれば、無効インピーダンスに蓄積されたエネルギ
は線形もしくは非線形インピーダンスを介して熱に変換
されず、有効負荷で利用可能である。

発明が解決しようとする問題点 しかしながら、従来技術のエネルギ節減回路には次のよ
うな欠点がある。即ち、比較的大容量ノ単極蓄積コンデ
ンサが必斐とされること、所要の半導体ダイオ−ｒが部
分的に高い電流負荷に曝されること、および中間蓄積さ
れるエネ／ｌ／ギを２つの接続端子を介し電源側回路に
帰還することができないことである。

問題点解決のだめの手段 本発明は、特許請求の範囲第１項の謂ゆる特徴部分に記
載のように、制御可能な電気もしくは電子弁のためのエ
ネルギ節減回路を、中間蓄積されるエネルギを少なくと
も部分的に直流電源に帰還することが１き且つ回路費用
を減少することが１きるように構成すると言う課題を解
決するもの１ある〇 本発明の好ましい実施態様によれば、遮断負荷軽減コン
デンサのエネルギのエネルギ蓄積インダクタンス素子へ
の転送は、単純な手段を用い、制御可能な負荷電流弁に
おける電圧または負荷電流に依存して行なわれる。エネ
ルギ蓄積インダクタンス素子を流れる電流は自走回路で
負荷電流弁を通るようにするのが有利１ある。

実施例 以下、図面を参照し実施例と関連して説明するＱ 第１図において、参照数字１は、直流電源（図示せず）
の正極を指し、そして２は負極を指す。これら２つの極
１および２間には、制御可能な電気負荷電流弁もしくは
遮断可能な（ターンオフ可能な）サイリスタ（ＧＴＯサ
イリスタ）Ｔｈ、が接続されており、該サイリスタのア
ノ−ｒは正極に接続されている。このような遮断可能な
サイリスタは、あらゆる種類の強制転流回路ならびに整
流回路において使用可舵受ある。

直流側で転流を行なう回路においては、そうｔない場合
に必要とされる負荷電流サイリスタのための消弧回路を
省略することができる。遮断もしくはターンオフ可能な
サイリスクは、大きな逆方向電圧に耐えられないので、
阻止電圧の存在しない回路構成を必要とする。

上記遮断可能なサイリスタ’ｒｈ□に対して並列に下記
の素子もしくは要素が接続されている。

即ち、 １、　正極１に接続されたアノードを有し遮断負荷放出
もしくは軽減コンデンサａ□に直列に接続された遮断負
荷放出、もしくは軽減ダイオードＤ１と、 ２、　負極２に接続されたアノードを有するフライホイ
ールダイオードＤ４と直列に接続されたエネルギ蓄積イ
ンピーダンスもしくはチョークＬ□と、 ３、分離要素もしくは回路３である。

遮断負荷軽減ダイオ−ｐ　ｎ□と遮断負荷軽減コンデン
サＣ１との間の接続点７と、エネルギ蓄積チョークＬ１
とフライホイールダイオ−）ＩＤ４との間の接続点８と
の間に、参照記号ＢＯＤで示したスイッチング電圧サイ
リスタもしくは補助サイリスクが２つのダイオードＤ２
およびＤ３と直列に接続されており、合計３つのこれら
ダイオ−ｒは同極性〒接続されている。なお、ダイオー
ドＤ３　のカソードは接続点８に電気的に接続されてい
る。

スイッチング電圧サイリスタＢＯＤは、制御に極を備え
ておらず、アノ−Ｐとカソードとの間の設計上予め定め
られた電圧ＵＡｍ　”通弧する。

５ｏｏｖと４０００７との間の範囲にあるスイッチング
電圧を有するこのような半導体素子は市販品として入手
可能であり、例えばスイス国所在のＢｏｏ社発行の電力
半導体技術報告である刊行物１％ＤＨ８９０３５０Ｄに
記述されている。

分１ｍＨ路３は、アノード側で正極１に接続されている
ダイオ−ＰＤ５とコンデンサｏ２との直列回路から構成
されており、該コンデンサｃ２は高オーム抵抗Ｒに並列
に接続されている。

次に、第５図の電流および電圧タイミングチャートを参
照し、第１図に示したエネルギ節減回路の動作もしくは
作用について説明する。なお、これと関連して、東京芝
浦電機製作所発行の「ＧＴＯの応用Ｊ　（１９３Ｂ）３
０頁を参照されたい。第５＆図および第５ｂ図において
縦軸には電圧υおよび電流工が、そして横軸には時ＭＪ
ｔが任意の単位ｆとられている。第５＆図において、Ｕ
ｓｔ、にはターンオフ可能なサイリスタの遮断中におけ
る制御電極−カソード間電圧の時間的変化を表わし、そ
して工ＳｔＸは制御電極−カソード間電流の時間的変化
を表わす。

第５図ａの下に示されている第５図すにおいて、ＩＴＡ
Ｋは同上サイリスタのアノード−カソード間電圧の時間
的変化を表わし、そして工ＡＫはアノード−カソード間
電流の時間的変化を表わす。時点ｔ１におけるターンオ
フ可能なサイリスタのａｍ電極へのターンオフ信号の印
加後顧サイリスタの制御電極−カソーｒｗｔ流より□ハ
ソノ最小値の１０分の１に達し、他方”ＡＫおよびＩＡ
Ｋはこの時点１は未だ変化しない。時点ｔ２で、アノー
ド−カソード間電流工ＡＫは第１の最小値に達する。同
時にアノード−カソード間電圧Ｕヤは、第１の最大値に
達する。この第１の最大値は、設計もしくは構造上定め
られる第１の限界値Ｕ。□を越えてはならない。”ＡＫ
は、時点ｔ３で第２の最大値に達する。この最大値も同
様に構造上定められる第２の限界値ＵＧ２を越えること
はできない。積■ＡＫ　ｘ”ＡＫから、サイリスタの損
失電力がめられる。この電力損失は、周期的な開閉（オ
ン・オフ）駆動で、半導体素子に望ましくない加熱を惹
起するので、できるだけ小さく抑える必要がある。

第１図に示した回路において遮断可能なサイリスタもし
くはターンオフ可能なサイリスタＴｈ工を遮断すると、
遮断負荷軽減コンデンサ０□は遮断負荷軽減ダイオ−ｈ
ｅ　ｎ、を介して充電される。ターンオフ可能なサイリ
スタＴｈ□を点弧もしくはターンオンすると、遮断負荷
軽減コンデンサの電圧Ｕ。１はスイッチング電圧サイリ
スタＢＯＤにも印加され・後者は導通する。遮断負荷軽
減コンデンサｏ１は、そこで電圧Ｕ。□が零にな／Ｓｉ
ｒ、Ｘイツチング電圧サイリスタＢＯＤ、　２つのダイ
オードＤ２．Ｂ８、エネルギ蓄積チョークＬ０およびタ
ーンオフ可能なサイリスタＴｈ１を介して放電する。こ
の場合、遮断負荷軽減コンデンサｏ１はそのエネルギを
Ｌ□およびＣ□によって形成される振動回路の周期Ｔの
４分の１の期間内１エネルイ蓄積チヨークＬ□に放出す
る。振動回路に関しては次式が当嵌まる。

ＵＯｓ　＝　０となった後に電流はエネルギ蓄積チョー
クＬ□によって維持されて、ＩＩ、からＴｈ、およびＤ
４を介し流れ続ける。他方、′Ｌ１からＤ□、　ＢＯＤ
Ｉ　Ｄ２．　Ｄ３を介して再びＬ□に戻る方向の電流は
流れない。と言うのは、Ｄ□、　ＢＯＤ　、　Ｄ２およ
びＤ３における電圧降下の方がＴｈ、およびＤ４におけ
る電圧降下よりも大きいからである。

そこでＴｈ１が再び阻止状態になると、Ｌｌからのエネ
ルギの一部は、電圧Ｔ：Ｉｏ１が直流電源の電圧に等し
くなるま’ｔ’Ｘｐ、およびＤ４を介してｃｌを充電し
、そしてエネルギの一部は直流電源に戻される。コンデ
ンサ０□は、Ｌ□ならびに直流電源により充電される。

゛遮断負荷軽減コンデンサ電圧の容量は、Ｔｈ１の遮断
もしくはターンオフ中、′電圧の立上り６Ｕｈｘ／ａｔ
が第１の限界値Ｕ０１を越えないように級やかに行なわ
れるように充分に大きく選択されている。言い換えるな
らば、振動回路は、Ｔｈ□がターンオフ信号を受ける以
前にＵ。、＝ｏとなるように設計されている。

上に述べた回路構成に加えて分離回路３を設け、この分
離回路３−ｒ＠　ｔｒＡＫの第２の最大値を電圧限界値
ＵＧ２で制限し同時に０１の過負荷もしくは過充電を回
避するようにするのが有利である。弁Ｔｈ□を経る負荷
電流路がエネルギを吸収１きない回路においては、エネ
ルギ蓄積チョークＬ１のエネルギの一部を分離回路３に
より吸収することがｆきる。ダイオードＤ５に負の電圧
がかかると、コンデンサＣ２は充電され、この場合コン
デンサ電流は電圧に対し９０進んでいる。ダイオードに
おける電圧の零点通過よりも角度ψだけ早い電流の零点
通過で該ダイオードは阻止され、コンデンサｏ２はダイ
オードＤ６により分離される。そこで、０□は抵抗Ｒを
介して指数関数的に放電する。コンデンサ電圧が直流電
源電圧と同じ値になると、導通に切換えられる。この点
に関しては、ミュンヘン所在Ｃ）　］Ｆｒａｎｚｉβ−
Ｖｅｒｌａｇ　ＧｍｂＨ社発行のＡｌｂｅｒｔ　Ｋｌｏ
ａｓ著の「ＩＩｅｉ−ｓｔｕｎｇｓｅｌｅｋｔｒｏｎｉ
ｋ　ｏｈｎｅ　Ｂａ１ｌａａｔ　Ｊ　（１９８０）、３
７ないし３９頁参照。

第２図に示したエネルー１ｐ＆’ｉ減回路においテハ、
第１図の回路において代替的に使用可能な分離回路３は
示されておらず、そしてスイッチング電圧サイリスタＢ
ＯＤは制御電極を有する補助サイリスタＴｈ２で置換さ
れている。該制御電極は、それにカソードが接続されて
いるダイオードＤ６を介して遮断もしくはターンオフ可
能なサイリスタＴｈ□のアン−１回路内の変流器４に接
続されており、上記補助サイリスタＴｈ２はＴｈ１のア
ノード−カソード間電流ＩＡＫに依存して点弧もしくは
閉成されるようになっている。それとは異なり、第１図
に示したエネルギ節減回路においては、スイッチング電
圧サイリスタＢＯＤＯ点弧もしくは導通はＴｈ１のアノ
ード−カソード間電圧”ＡＫに依存して行なわれる。Ｔ
ｈ１の接続に関し他の点は第１図のものと一致する。な
お第１図および第２図以外の図面においても、同じ要素
は同じ参照記号を付けて示した。なお、第２図の回路の
作用は第１図の回路に関する説明から明らかであろう。

このエネルギ節減回路は、該回路の作用が固有の遮断可
能なサイリスタの点弧の場合にのみ有効であるような事
例に用いるのが特に好ましい。補助サイリスタＴｈ２の
点弧は遮断可能なサイリスタＴｈ１のための点弧・ぞル
ス↑行なうのが有利であり、その場合にはダイオードＤ
６および変流器４は焦眉となる。

第３図は、遮断負荷軽減コンデンサ０１の迅速な放電、
シたがってターンオフ可能なサイリスタ’ｒｈ、の特に
４００Ｈｚより大きい比較的高いスイッチング周波数の
場合に有利であるエネルギ節減回路を示す。第１図に示
したＴｈ、のための回路とは接続点７と８との間１、チ
ョークＩ１２を、スイッチング電圧サイリスタＢＯＤ、
該サイリスタＢＯＤと同極性１接続された別のダイオー
ドＤ、ならびにダイオードＤ２およびり、と直列に接続
した点フ異なる。ダイオードｐ、のカソードは、介在蓄
積コンデンサａ５を介して、ターンオフ可能なサイリス
タＴｈ１のカソードに接続されている。第１図に示した
代替的に使用可能な分離回路３は図には示されていない
。

Ｔｈ□の点弧後、Ｉ、２．　ＢＯＤおよびり、ならびに
０５を介してコンデンサ０１の反対極性での充電が非常
に迅速に行なわれる。この場合、０．は、第１図に示し
たエネルギ節減回路におけるａ工と同様にＬｌを介して
放″αする。０５の容量は、０□の容量よりも１０％も
大きく選択するのが好ましい。

第４図は、交流負荷インピーダンスＬ１例えば電動機巻
線を備えた２相イン−々−夕に第１図に示した４つのエ
ネルギ節減回路を使用する事例を示す。制御可能な負荷
電流弁、即ち、ターンオフ可能なサイリスタは第４図に
おいてＴｈｕ、　Ｔｈ、　、　Ｔｈ工およびＴｈｙで表
わされている。これらサイリスタの各々には、ダイオ−
ＰＤｕ、Ｄｖ”Ｘ’へか逆並列に接続されている。それ
ぞれ２つのターンオフサイリスタは、同じ極性で関連の
回路により直列に接続されている。即ち、サイリスタＴ
ｈｕはＴｈｘと直列に接続され、そしてＴｈｖはＴｈｙ
と直列に接続される。直流電源の正極１は、Ｔｈｕおよ
びＴｈ７のアノードに接続され、そして負極２はＴｈ工
およびＴｈｙのカソードに接続される。交流インピーダ
ンスＬは接続点５を介してＴｈｕのカソードに接続され
且つ別の接続点６を介してＴｈｖのカソードに接続され
る。

この実施例においては、第１図に示した４つの分離回路
３の代りにオーム抵抗Ｒを有しない分離回路９が設けら
れている。この分離回路９は総体分離コンデンサＣ４を
備えており、このコンデンサ０４は直流電源の負極２に
接続されると共ニ、それぞれ、ダイオードＤ、および分
離素子０３からなる直列回路のダイオードＤ８を介して
ターンオアサイリスタＴｈｕ、　Ｔｈｖ、　Ｔｈｘｌ　
Ｔｈｙに接続されている。上記直列回路は、それぞれの
ターンオフサイリスタに並列に接続されている。γノー
ドＤ７は、各ターンオフサイリスタＴｈｕ、　Ｔｈｖｌ
　Ｔｈｘ、　Ｔｈｙｙのアノードに接続されており、そ
してＤ８のアノードはＤ７のカソードに接続されている
。

分離素子９は、時点Ｔ３におけるＵＡＫのピーク電圧を
制限する動きをなす（第５′、図−照）。

特に、ターンオフサイリスタのスイッチング周波数が２
００Ｈｚよりも小さいような比較的低いスイッチング周
波数の場合には、総体分離コンデンサ０４だけ！充分で
あり、ダイオ−ｙ％　Ｄ、および分１碓コンデンサ０３
は省略することができる。

インピーダンスＬを流れる交流は、４つのターンオフサ
イリスタの周期的な交番オン／オフにより発生される。

サイリスタＴｈｕおよびＴｈｙがオンである時には、電
流は接続点５から接続点６へとＬを通って流れる。サイ
リスタＴｈ、およびＴｈ工がオンである時にはＬを通る
電流は接続点６から接続点５に向って流れる。これらサ
イリスタがオフの時には、Ｌのインダクタンスにより、
−には逆電圧が誘起され、この電圧によりダイオードＤ
ｘ、Ｄｖもしくは〜１％を介して電流が流れる。

本発明の対象は、図面に示した回路構成に制限されるも
の１ないことは言うまでもない。例えば、ダイオ−ｒ　
：ｏ２．　Ｄ３の代りに２つのスイッチング電圧サイリ
スタＥＯＤまたは２つの補助サイリスタＴｈ２を使用す
ることができる。重要なのは、接続点７と８との間にお
ける電流路の電圧降下がダイオードＤ４における電圧降
下よりも大きいことである。また、回路素子Ｄ１と０．
ならびにＬｌとＤ４の直列接続を互換することが１きる
。この場合には、接続点７と８との間に挿入される半導
体素子は反対の極性１挿入しなければならない。重要な
のは、ターンオフサイリスタの点弧後に遮断負荷軽減コ
ンデンサａ０に蓄積された電気エネルギがエネルギ蓄積
チョークもしくはインダクタンス素子に中間蓄積され、
そして、ターンオフサイリスタにターンオフ信号が印加
される時に電圧■。１が零であることである。

発明の効果 本発明の利点は、中間蓄積されるエネルギが負荷に供給
されるのではなく直流電源に帰還されるので、負荷電流
を明確に画定された開閉時間に亘り良好に制御可能ｆあ
ると言う点にある。制御可能な負荷電流弁を流れる電流
はその接続回路によって左右されない。負荷電流弁のタ
ーンオン時における高い放電サー・りが回避される。負
荷電流弁の接続回路に要する費用は、特に必要とされる
回路素子の容量および費用の点から比較的に小さくて済
む。

【図面の簡単な説明】

第１図は、アノード−カソード間電圧に依存１、τ点弧
可能である補助サイリスタならびに点描１示した付加的
に設けることが１きる分離回路を備えた制御可能な負荷
電流弁のためのエネルギ節減回路の原理回路図、第２図
は、負荷電流弁を流れる負荷電流に依存して開閉可能な
補助サイリスタを備えた本発明の回路の変形例を示す回
路図、第３図は遮断負荷軽減コンデンサを迅速に放電す
るように構成された本発明の別の実施例による回路を示
す回路図、第４図は、交流消費装置、４つの制御可能な
負荷電流弁ならびに分離回路を備えた本発明の別の実施
例によるインノ々−タ回路図、第５１＆図は、制御電極
−カソード間電圧ならびに制御電極−カソードの作用効
果を説明するための、遮断中の負荷電流弁サイリスタの
アノード−カソード間電圧およびアノード−カソード間
電流の時間依存性もしくは時間的変化を示す原理ダイヤ
グラムを表わす図！ある。 Ｄ・・・ダイオード、Ｔｈ・・・サイリスタ、０・・・
コンデンサ、Ｌ・・・エネルギ蓄積チョーク、ＢＯＤ・
・・スイッチング電圧サイリスタ、ｌ・・・電源の正極
、２・・・電源の負極、３，９・・・分離回路、４・・
・変流器

Claims (1)

1. 【特許請求の範囲】 １、　遮断負荷軽減コンデンサと、該コンデンサに直列
   に接続された遮断負荷軽減弁素子とを備え、該遮断負荷
   軽減コンデンサおよび遮断負荷軽減弁素子は制御可能な
   負荷電流弁に並列に接続され、そして前記遮断負荷軽減
   弁素子は制御可能な負荷電流弁と同じ極性で接続サレ、
   さらにフライホイール弁素子と、遮断負荷軽減コンデン
   サのエネルギを中間蓄積するだめのエネルギ蓄積素子と
   を備えた制御可能な負荷電流弁、例えば遮断（ターンオ
   フ）可能なサイリスタのためのエネルギ節減回路におい
   て、前記エネルギ蓄積素子をエネルギ蓄積インダクタン
   ス素子（Ｌ□）から構成し、該エネルギ蓄積インダクタ
   ンス素子を前記フライホイール弁素子（Ｄ４）と直列に
   接続し、前記エネルギ蓄積インダクタンス素子およびフ
   ライホイール弁素子もしくはフリーホイーリング弁素子
   を前記制御可能な負荷電流弁（−□、チ、へ、−１−一
   に並列に接続し、前記遮断負荷軽減コンデンサ（０１）
   を少なくとも１つの制御可能な補助弁素子（ＢＯＤ　＊
   　’ｒｈ２）を介して前記エネルギ蓄積インダクタンス
   素子（ム、）と作用結合したことを特徴とする制御可能
   な負荷電流弁のためのエネルギ節減回路。 ２、遮断負荷軽減コンデンサ（Ｃ１）を、制御可能な補
   助弁素子（ＢＯＤ　ｓ　Ｔｌ１２　）および該補助弁素
   子に直列に接続された少なくとも１つの電子弁素子（Ｄ
   ２．　Ｄ３）を介してエネルギ蓄積インダクタンス素子
   （Ｌｌ）と作用結合した特＃！Ｆ請求の範囲第１項記載
   のエネルギ節減回路。 ３、制御可能な補助弁素子が、そのアノード−カソード
   電圧に依存して制御可能１あるサイリスタ（ＢＯＤ　）
   から構成されている特許請求の範囲第１項または第２項
   記載のエネルギ節減面路。 ４．　制御可能な補助弁素子がサイリスタ（−２）であ
   り、該サイリスタの制御電極は、制御可能な負荷電流弁
   （′ｆｈ１．−９へ、へ、−一のアノード回路に設けら
   れている変流器（４）と作用結合されている特許請求の
   範囲第１項または第２項に記載のエネルギ節減回路。 ５、制御可能な補助弁素子（ＢＯＤ　、　Ｔｈ２）　が
   インダクタンス素子（Ｌ２）と直列に接続され、そして
   この直列接続（ＢＯＤ、’Ｔｈ□；Ｌ２）が遮断負荷軽
   減コンデンサ（０１）と遮断負荷軽減ダイオード（Ｄ□
   ）との間の接続点（７）に接続されると共に、前記遮断
   負荷軽減コンデンサ（Ｃ１）と共通の電位（２）を有す
   る介在蓄積コンデンサ（０，）と作用結合されている特
   許請求の範囲第２項に記載のエネルギ節減回路。 ６、遮断負荷軽減コンデンサと、該コンデンサに直列に
   接続された遮断負荷軽減弁素子とを備え、該遮断負荷軽
   減コンデンサおよび遮断負荷軽減弁素子は制御可能な負
   荷電流弁に並列に接続され、そして前記遮断負荷軽減弁
   素子は制御可能な負荷電流弁と同じ極性１接続され、さ
   らにフライホイール弁素子と、遮断負荷軽減コンデンサ
   のエネルギを中間蓄ａするためのエネルギ蓄積素子とを
   備えた制御可能な負荷電流弁、例えば遮断（ターンオフ
   ）可能なサイリスタのためのエネルギ節減回路において
   、前記エネルギ蓄積素子をエネルギ蓄積インダクタンス
   素子（Ｌ□）から構成し、該エネルギ蓄積インダクタン
   ス素子を前記フライホイール弁素子（Ｄ４）と直列に接
   続し、前記エネルギ蓄積インダクタンス素子およびフラ
   イホイール弁素子もしくはフリーホイーリング弁素子を
   前記制御可能な負荷電流弁（Ｔｈ１．Ｔｈｕ、Ｔｈｖ、
   ＴｈＸ、−一に並列に接続し、前記遮断負荷軽減コンデ
   ンサ（０，）を少なくとも１つの制御可能な補助弁素子
   （ＢＯＤ　、　Ｔｈｚ　）を介して前記エネルギ蓄積イ
   ンダクタンス素子（Ｌ□）と作用結合し、さらに制御可
   能な負荷電流弁（’［ｈｌ、　Ｔｈ、　、　Ｔｈ７．へ
   、亨ρに対して並列に、該制御可能な負荷電流弁におけ
   るアノ−１′−力ソー）′電圧の時間変化率（ｄｔｒＡ
   Ｋ／ａｔ、）を制限するための分離要素（３）を設けた
   ことを特徴とするエネルギ節減回路。 ７、　分離要素が、電子弁素子（Ｄ５）とコンデンサ（
   ０□）との直列回路から構成され、該コンデンサ（０□
   ）に抵抗（Ｒ）が並列に接続されている特許請求の範囲
   第６項記載のエネルギ節減＠路。 ８、遮断負荷軽減コンデンサと、該コンデンサに直列に
   接続された遮断負荷軽減弁素子とを備え、該遮断負荷軽
   減コンデンサおよび遮断負荷軽減弁素子は制御可能な負
   荷電流弁に並列に接続され、そして前記遮断負荷軽減弁
   素子は制御可能な負荷電流弁と同じ極性で接続され、さ
   らにフライホイール弁素子と、遮断負荷軽減コンデンサ
   のエネルギを中間蓄積するためのエネルギ蓄積素子とを
   備えた制御可能な負荷電流弁、例えば遮断（ターンオフ
   ）可能なサイリスタのためのエネルギ節減回路において
   、前記エネルギ蓄積素子をエネルギ蓄積インダクタンス
   素子（Ｌｌ）から構成し、該エネルギ蓄積インダクタン
   ス素子を前記フライホイール弁素子（Ｄ４）と直列に接
   続し、前記エネルギ蓄積インダクタンス素子およびフラ
   イホイール弁素子もしくはフリーホイーリング弁素子を
   前記制御可能な負荷電流弁（Ｔｈ１．Ｔｈｕ、Ｔｈｖ、
   ＴｈＸ、ジρに並列に接続し、前記遮断負荷軽減コンデ
   ンサ（０□）を少なくとも１つの制御可能な補助弁素子
   （１３Ｑ］）　、　’Ｉｈ□）を介して前記エネルギ蓄
   積インダクタンス素子（Ｌ８）と作用結合し、さらに発
   生すべき交流の各位相毎に同極性１直列に接続された２
   つの制御可能な負荷電流弁（へ、Ｔｈｘ；Ｔｈｖ。 Ｔｈｙ）を設け、該制御可能な負荷電流弁の各々に弁素
   子（”ｕ　＋　Ｄｘ　；Ｄｙ　＊　”ｙ　）を逆並列に
   接続し、そして２つの制御可能な負荷電流弁に対し並列
   に総合分離コンデンサ（０４）を設けたことを特徴とす
   るエネルギ節減回路。 ９、各制御可能な負荷電流弁（１□、馬ＩＮ、へ９％）
   に対し並列に分離コンデンサ（ａ３）を電子弁素子（Ｄ
   、）と直列に接続し、該電子弁素子（Ｄ７）は前記制御
   可能な負荷電流弁と同極性１接続し、該弁素子（Ｄ、）
   と前記分離コンデンサ（０３）との間の接続点を、別の
   電子弁素子（Ｉ１８）を介して総合分離コンデンサ（０
   ４）と作用結合した特許請求の範囲第８項記載のエネル
   ギ節減回路。