JPS6059622B2 - 画像メモリのデ−タ交換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は画像メモリに格納された２次元配列データの
アクセスを効率良く行い得る画像メモリのデータ交換装
置に関する。

画像処理に供されるメモリでは、画像の回転や反転等
の処理に伴つて２次元配列されたデータを高速度に且つ
柔軟にアクセス可能なことが望まれる。

例えば近時、著しい進歩をとげているコンピュータＸ線
断層診断装置における画像再構成用のメモリ装置ては、
３２０×３２０ワードや５１２×５１２ワードの容量を
有し、そのデータを１６０１ＴｌＳｅＣ程度でアクセス
することが望まれている。このような要求を安価な半導
体メモリを用いて実現する場合、一度に複数ワードのデ
ータを読出してデータ転送速度の向上を図るインターリ
ーフ方式が一般に採用される。熟年ら、これを画像を構
成する２次元配列データに採用してアクセスタイムの高
速化を図ろうとすると、各種画像処理に対する柔軟性が
損われると云う問題があつた。例えば第１図に示すよう
に５１２×５１２ワードの画像データ、つまり２次元配
列データを備えた画像メモリから、図中矢印Ａに示す方
向に４ワード単位でインターリーブしてデータを読出す
ようにすると、矢印Ｂ方向に示す向きに像回転してデー
タを読み出さんとしても、そのアドレスが例えば（０，
５１２，１０２４，１５３６）等を連続しないので、結
局４ワード単位で読出すことができなくなる。即ち、行
方向Ａにスキャンする場合にはインターリーブ操作によ
つて高速度なアクセスが可能ではあるが、列方向Ｂにス
キャンする場合には１ワードずつしか読出すことができ
ないと云う欠点がある。これ故、各種画像処理に対して
柔軟性を有した高速度アクセスができなかつた。本発明
はこのような事情を考慮してなされたもので、その目的
とするところは、バッファメモリを利用して画像メモリ
に格納された２次元配列データの行方向と列方向のデー
タ交換を簡易に行うことにより、画像データの読出し方
向に拘らず高速度て効率の良いアクセスを可能とする画
像メモリのデータ交換装置を提供することにある。

以下、図面を参照して本発明の一実施例につき説明する
。第２図は本装置の基本原理を説明する為の図て、図中
１はＮｘｎの２次元配列データを格納するアドレスを設
定した画像メモリを示しており、ここでは行方向にデー
タがアクセスされる如く構成されているものとする。

この場合、２次配列されたアドレスを対角線１に横切る
対称線２を考え、この対称線２について対称位置にある
データ．３，４を相互に入れ換えると、そのデータ配列
構造は、例えば第３図ａに示すものから同図ｂに示す形
態となる。従つてデータ交換された各アドレスのデータ
を予め定められた行方向にアクセスすれは、そのデータ
アクセス順序は列方向にアクセ８スされたものと等価と
なる。従つて、上述したデータ交換をデータアクセスに
先立つて高速度に行つておけは、メモリのアクセス順序
を変更することなしに画像処理（回転）された画像デー
タを得ることができ、ここにインターリーブ操作による
・高速度なデータアクセスを柔軟性を以つて実現できる
ことになる。第４図はこのような原理に従つてデータ交
換する本装置の概略構成図てある。

Ｎｘｎワードの２次元配列データを格納する画像メモリ
１１はコントローラ１２により、そのデータ読出しおよ
びデータ書込みが制御される。

コントローラ１２は、上記画像メモリ１１に格納された
データを外部装置（図示せず）に対してインターリーブ
操作して数ワード単位に、例えば行方向に読出すもので
あり、またこれに先立つて以下に示すようにデータ交換
処理をも行わしめる。このデータ交換処理時には、例え
だ２′″×２′″ワードｋのデータに対してデータを順
次読出し、ドライバ１３を介してバッファメモＩ川４，
１５に供給される。第１および第２のバッファメモリ１
４，１５はそれぞれ２′″×２′″ワードの容量を有す
るもので、上記データに対して選択的に書込み動作する
。またこれらのバッファメモリ１４，１５に書込まれ格
納されたデータは、同メモリ１４，１５から読出され、
ドライバ１６，１７を介して前記画像メモリ１１に再書
込みされる。つまり、バッファメモリ１４，１５は相互
に逆動作して書込み、読出し動作するダブルバッファの
構成となつている。尚、前記ワード数を示す２′″はｎ
に対して、例えばその比ｎ／２ｍを整数の関係に設定さ
れている。一方、このようにして読出し・書込み動作す
るバッファメモリ１４，１５のアドレス制御を行うデー
タは加ビットのカウンタ１８にて作成されている。

カウンタ１８は前記コントロール１２から与えられるロ
ックを計数して加ビットのディジタルデータを巡回的に
生成して出力するものである。この加ビットデータを入
力するセレクタ１９は、第１の入力部に上記データを直
接的に入力し、第２の入力部に上記データの上位ｍビッ
トと下位ｍビットを入換えたデータを入力しており、前
記バッファメモＩ川４，１５の動作モードに対応してこ
れらの？ビットからなるデータを選択的に抽出している
。そして、このデータを前記バッファメモリ１４，１５
の各アドレス指定制御データとして与えている。従つて
今、バッファメモリ１４がデータ書込みモードにあると
き、他方のバッファメモｌ川５はデータ読出しモードに
あり、カウンタ１８が作成した？ビットのデータを直接
的に採用してアドレス指定データとして与えられる。ま
た逆に、バッファメモリ１４がデータ読出しモードでバ
ッファメモリ１５がデータ書込みモードにあるときには
、カウンタ１８が作成したデータの上位ｍビットと下位
ｍビットとが入れ換えられたデータがアドレス指定デー
タとして与えられる。即ち今、ｍが２、つまり２Ｔｒ′
ワードが４ワードとして示されるとき、カウンタ１８は
４ビットカウンタにて実現され、各ビットのデータを最
上位ビット （ＭＳＢ）よりＣ。

，Ｃｌ，Ｃ２，Ｃ３とすると、カウンタ１８の出力デー
タは第５図に模式的に示すようになる。従つてセレクタ
１９の第１の入力，端子には、クロック入力数に応じて
自然２進変化するデータ（ＣＯ，Ｃｌ，Ｃ２，Ｃ３）が
入力され、第２の入力端子には上記クロック入力数に応
じてデータ（Ｃ２，Ｃ３，ＣＯ，Ｃｌ）が入力すること
になる。このようなアドレスデータをデータ書込み時と
データ読出し時に異らせて与えられることにより、バッ
ファメモリ１４，１５は２′″×２Ｗ′ワードのアドレ
スに記憶したデータを方向変換して前述した第３図Ａ，
ｂに示すように読出すことになり、ここに簡易にして効
果的なデータ配列の交換一が行われることになる。次に
このデータ交換アルゴリズムについて説明する。

１６ワードのデータ交換に必要となるアドレス制御デー
タは４ビットを要し（７＝１６）、例えば前述したよう
に（ＣＯ，Ｃｌ，Ｃ２，Ｃ３）として定義することがで
きる。

従つて、この（ＣＯ，Ｃｌ，Ｃ２，Ｃ３）のデータ変化
の形態につき着目すれば、アドレスＲＯ／１／２ｊｒ３
ョ・Ｊｌ５ョと順次変化し、これによつて第３図ａに示
すような配列でデータ書込みが行われることになる。こ
れに対して、上位ｍビットと下位ｍビットを交換したデ
ータ（Ｃ２，Ｃ３，ＣＯ，Ｃｌ）に着目すれば、そのア
ドレスはＲＯＪｒ４ョ１８Ｊｒ１２！ＲＬｒ６ョ〜Ｒｌ
５ョと変化し、あたかも第１図ａに示す配列のデータを
列方向に順次アドレス指定したものと等価となる。従つ
て今、この（Ｃ２，Ｃ３，ＣＯ，Ｃｌ）なるデータを以
つてバッファメモリ１４，１５からデータを読出せば、
ここにデータ配列を交換してデータ読出しを行うことが
可能となる。尚、バッファメモリ１４，１５へのデータ
書込みにアドレスデータ（Ｃ２，Ｃ３，ＣＯ，Ｃｌ）を
用い、同データの読出しにアドレスデータ（ＣＯ，Ｃｌ
，Ｃ２，Ｃ３）を用いても同様にデータ交換が達せられ
ることは云うまでもない。しかして一般的なアルゴリズ
ムについて述べれば、２ｍ×２′″ワードの容量を有す
るバッファメモリのアドレスＸは、として表わすことが
できる。

但し、Ｉ，ｊはそれぞれ行方向および列方向のインデッ
クスでとして是義される。

このようにして定義されるアドレスＸを、カウンタ１８
の出力データである加ビットのデータＣ１即ち、で制御
するものとすると、 として示される。

従つて、前記バッファメモリのアドレスＸに対比してみ
ればとなる。

一方、行方向と列方向とを交換した場合のアドレスＹは
として定義され、これを上式を導入して変換すればとな
る。

故に、アドレスデータＸ，Ｙを対比してみれば明らかな
ように、加ビットのデータＸの上位ｍビットと下位ｍビ
ットとを交換したものがデータＹとなることから、これ
によりデータ交換を行うに必要なアドレスデータが簡易
に得られることになる。かくして、上述したアルゴリズ
ムに基づいて第２４図に示す如く装置を構成することに
よつて、前述したように極めて効果的にデータ交換を行
い得、高速度なデータアクセスに十分供し得ることを可
能とする等の絶大なる効果を奏する。

尚、本発明は上記実施例に限定されるものではない。

例えば画像メモリの容量Ｎｘｎワードは画像処理システ
ムに応じて定めればよく、またこれに応じてバッファメ
モリの容量２ｍ×２′″を定めればよい。また、データ
交換処理時間に余裕がある場合には、ダブルバッファ構
成を採用することなく、１つのバッファメモリをフル駆
動してデータ交換処理を行わしめるようにしてもよい。
更にはインターリーブワード数も特に規定されるもので
はない。要するに本発明はその要旨を逸脱しない範囲て
種々変形して実施することができる。

【図面の簡単な説明】

第１図は画像メモリのワード構成とそのデータ読出しを
説明する為の図、第２図および第３図Ａ，ｂは本発明に
よるデータ交換原理を説明する為の図、第４図は本発明
の一実施例装置の概略構成図、第５図はアドレス制御デ
ータを作成するカウンタとセレクタ入力データとを示す
図である。 １１・・・・・画像メモリ、１２・・・・・・コントロ
ーラ、１３，１６，１７・・・・・・ドライバ、１４，
１５・・バッファメモリ、１８・・・・カウンタ、１９
・・・・・・セレクタ。

Claims (1)

1. 【特許請求の範囲】 １ ｎ×ｎワードの２次元配列データを格納した画像メ
   モリと、この画像メモリとの間で上記データの転送を行
   う２＾ｍ×２＾ｍワードのバッファメモリと、このバッ
   ファメモリのアドレスを制御する２ｍビットデータを作
   成するカウンタと、このカウンタの２ｍビットデータあ
   るいはこの２ｍビットデータの上位ｍビットと下位ｍビ
   ットとを入換えたデータを前記バッファメモリのデータ
   読出しとデータ書込みとにそれぞれ対応して選択的に抽
   出して前記バッファメモリのアドレス制御を行うセレク
   タとを具備したことを特徴とする画像メモリのデータ交
   換装置。 ２ バッファメモリの２＾ｍ×２＾ｍワードは、画像メ
   モリのｎ×ｎワードに対して、Ｎ／２＾ｍ：整数なる関
   係を有するものである特許請求の範囲第１項記載の画像
   メモリのデータ交換装置。 ３ 画像メモリとバッファメモリとの間のデータ転送は
   ２次元配列データをインターリーブした数第１項記載の
   画像メモリのデータ交換装置。