JPS6049369B2 - プッシュプル増幅回路 - Google Patents

Description

【発明の詳細な説明】 本発明はプッシュプル増幅回路の改良に関する。

本発明はスイッチング歪を減少させたプッシュプル増幅
回路を提供することを目的とする。

従来のＢ級プッシュプル増幅回路は第１図に示す如くに
構成されている。すなわちその出力段は電源＋Ｂと−Ｂ
との間にコレクタを共通に接続して出力端Ｃとするそれ
ぞれ相補型の出力トランジスタ１および２と抵抗５およ
び６とからなり、その駆動段は出力トランジスタ１およ
び２に各別にインバーゼット・ダーリントン接続された
駆動用トランジスタ３および４と、抵抗７、８、９およ
び１０とからなり、対称型回路で構成されてい１−、一
−゛、μセー４、１−１八 ＝彎）プ：゜に■１財噌
１１↓゛レび信号電圧源１３は前駆動段としての電圧増
幅回路であつて出力端Ｃ点の直流電位がほぼ零にバイア
スされる回路を簡略化して示してある。上記の如きＢ級
プッシュプル増幅回路においては、そのバイアスを安定
化するために駆動用トランジスタ３のベースＡ点と駆動
用トランジスタ４のベースＢ点との間に温度補償用およ
び安定化用にダイオード１４および１５と可変抵抗１６
とを直列接続して構成したバイアス回路が使用される。

このバイアス回路の特性は定電圧特性に近い特性を有し
ている。いま、Ｂ点の電位が下降する入力信号電圧の印
加により駆動用トランジスタ４が導通し、ついで出力ト
ランジスタ２が導通して負荷１１に出力電力が供給され
る。

このときＡ点の電位も下り駆動用トランジスタ３はカッ
トオフ状態になり、出力トランジスタ１もカットオフ状
態となり、またＡ点の電位が上昇する入力信号電圧の印
加により駆動用トランジスタ３が導通し、ついで出力ト
ランＪジスタ１が導通して負荷１１に出力電力が供給さ
れる。このときＢ点の電位も上り駆動用トランジスタ４
および出力用トランジスタ２はカットオフ状態となる。
この様に入力信号電圧の極性に従つて出力トランジスタ
１および２、駆動用トランジｉスタ３および４は交互に
増幅作用を行つて負荷１１に出力を発生する。いま無人
力信号時に可変抵抗１６を調整することにより、出力ト
ランジスタ１から出力トランジスタ２に流れる無人力信
号バイアス電流を所定値フだけ流す様に設定しておいて
も、入力信号電圧が印加されて駆動用トランジスタ４が
導通すると、抵抗１０の電圧降下が増大するためにＢ点
とＣ点との間の電位差が大きくなりＡ点とＣ点との間の
電位差が減少するために駆動用トランジスタ３はカット
オフ状態になり、出力トランジスタ１もカットオフ状態
になる。

また入力信号電圧が変化して入力信号電圧によりＡ点の
電位が上昇したときも、駆動用トランジスタ３が導通し
、出力トランジスタ１も導通し、Ａ点とＣ点との間の電
位差が増大し、Ｂ点とＣ点との間の電位差の減少により
駆動用トランジスタ４および出力トランジスタ２はカッ
トオフ状態となる。上記の如く出力トランジスタ１およ
び２に無人力信号時にバイアス電流を流しておいても、
入力信号電圧が印加され大振幅に負荷１１が励振される
と出力トランジスタ１および２にはバイアス電流が流れ
なくなり、正弦波入力信号電圧を印加したとき出力トラ
ンジスタ１には第２図の実線に示したエミッタ電流ｈ１
が、また出力トランジスタ２には第２図の破線に示した
エミッタ電流１１Ｅｌ２が流れ、交互に位相差が１８０
度で逆極性エミッタ電流が流れることになり、スイッチ
ング歪が発生する欠点があつた。

本発明は上記の欠点を解消してスイッチング歪を軽減さ
せたものであり、以下実施例により説明する。

第３図は本発明の一実施例のプッシュプル増幅回路の回
路図てある。

本実施例は第１図に示したＢ級プッシュプル増幅回路に
おいて、さらに駆動用トランジスタ３の。

エミッタと駆動用トランジスタ４のベースとの間に抵抗
１７を、駆動用トランジスタ４のエミッタと駆動用トラ
ンジスタ３のベースとの間に抵抗１８をそれぞれ接続し
て構成する。ここで、本実施例のプッシュプル増幅回路
におｊいて、無人力信号時に出力トランジスタ１および
２に適当な値の直流バイアス電流が流れる様に可変抵抗
１６により調整されている。出力トランジスタ１のベー
ス電流と抵抗７に流れる電流が駆動用トランジスタ３の
コレクタ電流となり、駆動用クトランジスタ３のエミッ
タ電流は抵抗９と抵抗１７とに分流する。また、同様に
出力トランジスタ２のベース電流と抵抗８に流れる電流
とが駆動用トランジスタ４のコレクタ電流となり、駆動
用トランジスタ４のエミッタ電流は抵抗１０と抵抗１８
とに流れる電流の和の電流となつている。いま、Ａ点の
電位が上昇する入力信号電圧すなわち正の入力信号電圧
の印加により、Ａ点の電位が上昇すると、駆動用トラン
ジスタ３が導通し、出力トランジスタ１も導通してＣ点
の電位が上昇し負荷１１に正の入力信号を増幅した電力
が供給される。この正の入力信号電圧の印加により出力
トランジスタ１のベース電流およびエミッタ電流は増大
し、前述の如く出力トランジスタ１のベース電流と抵抗
７に流れる電流との和の電流が駆動用トランジスタ３の
コレクタに流れる。しかるにＡ点とＢ点との間は定電圧
特性に近い特性を有しているために駆動用トランジスタ
３の１エミッタＤ点と駆動用トランジスタ４のエミッタ
Ｅ点との間の特性もＡ点とＢ点との間の特性に類似し、
抵抗１７には入力信号電圧にかかわらずほぼ一定の電流
が流れている。

従つて出力トランジスタ１のベース電流の増加分はほと
んど抵抗９を流れることになる。このためにＤ点とＣ点
との間の電位差は増大し、Ｅ点とＣ点との間の電位差は
減少するのでＣ点から、Ｅ点を通つて駆動用トランジス
タ４へと流れる電流は減少するが、駆動用トランジスタ
４のバイアス電流は抵抗１７に流れる電流と同様に抵抗
１８にもほぼ一定の電流が流れているために駆動用トラ
ンジスタ４はカットオフ状態になることなく動作し、出
力トランジスタ２もカットオフ状態になることは無くな
る。

またＢ点の電位が下降する入力信号電圧すなわち負の入
力信号電圧が印加された場合も、第３図に示した回路は
対称回路のため上記と同様に作用し、このとき増幅作用
に直接寄与していない駆動用トランジスタ３および出力
トランジスタ１はカットオフ状態になることは無くなる
。

従つて、入力信号電圧が正弦波の場合、出力トランジス
タ１および２のそれぞれのエミッタ電流ＩＥｌｌおよび
Ｈ２は第４図に示す如くになりあたかも油級プッシュプ
ル増幅回路の如く動作してスイッチング歪の発生を妨げ
、歪率を低下させる。

また、前記の正の入力信号電圧の印加時に駆動用トラン
ジスタ３のエミッタ電流が前の場合より更に大きくなり
、Ｄ点とＣ点との間の電位差が前述の場合より大きくな
つて、Ｃ点とＥ点との間の電位差の極性が反転し、Ｅ点
の電位がＣ点の電位よりも高い状態になると、抵抗１８
に流れる電流はＥ点から抵抗１０を通つてＣ点へ流れる
ようになり駆動用トランジスタ４力幼ツトオフ状態にな
るが、この場合駆動用トランジスタ４のカットオフ状態
への移行は急激ではなく円滑にカットオフ状態に入るた
め、出力トランジスタ２のカットオフ状態への移行も円
滑であり、歪率が改善される。また負の入力信号電圧印
加時の駆動用トランジスタ４のエミッタ電流が大きくな
つた楊合も上述と同様に動作する。

つぎに本発明の他の実施例について説明する。

第５図は本発明の他の実施例のプッシュプル増幅回路の
回路図である。本実施例は第３図に示した一実施例の場
合の回路にさらに抵抗９とＣ点との間にダイオード１９
を、またＣ点と抵抗１０との間にダイオード２０を接続
して構成する。

なおダイオード１９および２０を接続したことにより、
バイアス回路にダイオード２１および２２をさらに接続
する。また可変抵抗１６により出力トランジスタ１およ
び２に無人力信号時、適当なバイアス電流が流れるよう
に調整する。

そこで本実施例のプッシュプル増幅回路の作用も前述の
一実施例の場合と同様であるが、前述の一実施例におい
て入力信号電圧の振幅が大きく駆動用トランジスタ３お
よび４のエミッタ電流が大きくなつた場合、すなわち正
の入力信号電圧印加時においてＥ点の電位がＣ点の電位
より高い状態になつた場合および負の入力信号電圧印加
時においてＤ点の電位がＣ点の電位より低い状態になつ
た場合、ダイオード２０の作用により低抗１８に流れる
電流は駆動用トランジスタ４に流れて駆動用トランジス
タ４をカットオフ状態にすることは無く、またダイオー
ド１９の作用により駆動用トランジスタ３から抵抗１７
に電流が流れて駆動用トランジスタ３をカットオフ状態
にすることは無くなる。

従つて出力トランジスタ１および２はカットオフ状態に
なることはなく第４図に示したエミッタ電流が流れスイ
ッチング歪の発生を妨げ、歪率を低下させる。

また、一実施例および他の実施例の抵抗１７および１８
による電流径路に代つて、抵抗１７および１８の個所に
定電流回路を用いても同様である。

以上説明した如く本発明によれば、出力トランジスタの
カットオフ状態への移行を円滑にするために、若しくは
出力トランジスタをカットオフ状態にしないために、プ
ッシュプル増幅回路のスイッチング歪を軽減させる効果
が李る。

【図面の簡単な説明】

第１図は従来のＢ級プッシュプル増幅回路の回路図。 第２図は第１図に示したＢ級プッシュプル増幅回路の出
力トランジスタのエミッタ電流波形・図。第３図は本発
明の一実施例のプッシュプル増幅回路の回路図。第４図
は第３図のプッシュプル増幅回路の出力トランジスタの
エミッタ電流波形図。第５図は本発明の他の実施例のプ
ッシュプル増幅回路の回路図。）１および２・・・・・
・出力トランジスタ、３および４・・・・駆動用トラン
ジスタ、１９および２０・・・・・・ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 一対の相補型の出力トランジスタのコレクタが出力
   端に接続され、前記出力トランジスタにそれぞれ各別に
   駆動用トランジスタがインバーテッド・ダーリントン接
   続された対称型回路で構成したプッシュプル増幅回路に
   おいて、前記一方の駆動用トランジスタのベースと他方
   の駆動用トランジスタのエミッタとの間に電流径路を設
   けたことを特徴とするプッシュプル増幅回路。 ２ 電流径路は抵抗であることを特徴とする特許請求の
   範囲第１項に記載のプッシュプル増幅回路。 ３ 電流径路は定電流回路であることを特徴とする特許
   請求の範囲第１項に記載のプッシュプル増幅回路。