JPS6046389B2

JPS6046389B2 - 電子時計

Info

Publication number: JPS6046389B2
Application number: JP50113252A
Authority: JP
Inventors: 健二八村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1975-09-18
Filing date: 1975-09-18
Publication date: 1985-10-15
Also published as: JPS5236952A

Description

【発明の詳細な説明】本発明は計算機付電子時計に係り、特に時計としての緩
急装置に関するものてある。

例えば、電子時計の発振器に水晶振動子を用いる場合、
水晶振動子に生産上のバラツキがあるため、時計組立時
に、発振器に取りつけたトリマコ。

ンデンサを調整して、発振周波数を一定の基準周波数に
調整している。しかし、水晶振動子は、温度変化や経年
変化等の影響も受けその発振周波数も変動させるので、
これを調整するのに発振器に発振周波数安定回路。

または温度補償回路を組込むことが考えられるが、これ
らはいずれもアナログ的であり、装置が大型化し、特に
、腕時計においては実施が困難であるという欠点があつ
た。本発明は計算機付電子時計の種々の特徴に鑑み、キ
ーボードから直接歩度の修正量を数値で入力させ、それ
をデジタル的に処理して歩度修正を行うことによつて、
前記欠点を除去することを目的としている。

以下図面に従つて本発明の一実施例を説明する。

第１図は本発明の一実施例を示す計算桟電子時・計の要
部ブロックダイヤグラムである。

発振回路１は水晶振動子を含み３２、７６８ＫＨＺの基
準信号ちを出力する。

分周回路２は多数のＴ型フリップフロップＦ２、〜Ｆ。

ｎからなり、基準信号ｆ。を１Ｈ２まで分周する。この
分周回路２において、第２、第３段目のフリップフロッ
プ下Ｆ２２、Ｆ２３間にオアゲートＯＲが介挿され、第
２段目のフリップフロップＦＦ２２の出力信号ｆ。／４
の他に、後述する遅れ修正信号Ｐｄおよび進み修正信号
Ｐｆも第３段目のフリップフロップＦＦ２ａのＴ端子に
入力するようにしている。分周された１Ｈ２信号ｓは秒
カウンタ３、分カウンタ４、時カウンタ５、日カウンタ
６等に順次入力されて、それぞれの時刻情報をカウンタ
し、図示しない各デコーダ・ドライバー回路を介して表
示装置により時刻を表示する。秒カウンタ３は１位桁秒
カウンタおよび■位桁カウンタより構成されそれぞれｗ
進、６進動作をし、秒カウンタ３としては、６値動作を
行う。

この秒カウンタ３の各ＢＣＤ出力の論理値は第１表およ
び第２表のようになる。これらＢＣＤ出力は、修正用基
準信号発生用デコーダ７および前述した図示しない秒表
示用デコーダに入力される。秒カウンタ３のＢＣＤ出力
を入力とする修正用基準信号発生用デコーダ７は、秒カ
ウンタ３の内容がＲ６！，Ｒｌ２Ｊ，ｒｌ４ョ，Ｒｌ８
ョ，Ｒ２４ョ，Ｒ２８ョ，Ｒ３ＯＪ，ｒ３６！，１４２
ョ，１４８ョ，Ｒ５９ョの時それぞれ論理値１となる信
号Ｄ６，Ｄｌ。，・・・・Ｄ５９を出力する。修正用基
準信号発生用デコーダ７の出力Ｄ６，Ｄｌ２，・・・・
Ｄ５９を入力とする修正用基準信号発生回路８は各々Ｄ
６，Ｄ６＋Ｄｌ２９Ｄ６＋Ｄｌ２＋Ｄｌ４９Ｄ６＋Ｄｌ
２＋Ｄｌ４＋Ｄｌ８９Ｄ６＋Ｄｌ２＋Ｄｌ４＋Ｄｌ８＋
Ｄ２４＋Ｄ２８＋Ｄ３Ｏ＋Ｄ３６＋Ｄ４２＋Ｄ４８＋Ｄ
５９の論理をとつた修正用基準信号Ｆｌ，Ｆ２，Ｆ３・
・・・・・Ｆｌｌを出力する。修正用基準信号発生回路
８の出力Ｆｌ，Ｆ２，Ｆ３，・・・・Ｆｌｌは歩度修正
量選択ゲート回路９に入力される。一方、修正したい歩
度修正量、例えば月に１囲′進む傾向の時計であれば０
−１０Ｊあるいは月に２０秒遅れる時計であれば１＋２
０ョを、キーボードからキー入力部１０に入力した場合
、キー入力部１０の出力であるキー入力情報はクロック
信号φで置数レジスタ１１に読みこまれる。

スイッチ１２は、置数レジスタ１１の内容をバッファレ
ジスタ１３に読みこませるためのものであり、スイッチ
１２を押圧してオンすると、電圧Ｖ＋が数値読込み用タ
イミング信号発生回路１４に加えられ論理値１を入力す
る。

歩度修正量をキー入力した後、外部操作によつてスイッ
チ１２を押圧してオンすると数値読込み用タイミング信
号発生回路１４は、ワード信号を出力し、置数レジスタ
１１に読込まれている入力情報が所定の位置にあるその
内容をバッファレジスタ１３に読込む。

バッファレジスタ１３の出力信号Ａ，Ｂ，Ｃ，Ｄ，およ
びＥ，Ｆ，Ｇはそれぞれキー入力された数値の１位桁お
よび１０位桁のＫ１出力であつてその論理値は第１表の
それと゜同じである。また、バッファレジスタ１３出力
信号Ｈは符号を表わす信号であり、プラスの場合には論
理値０をとり、マイナスの場合には論理値１をとる。バ
ッファレジスタ１３の出力は数値検出ゲート回路１５に
入力される。

すなわちこの数値検出ゲート回路１５はバッファレジス
タ１３の記憶ＫＤ出力から３〜７，８〜１２，１３〜１
８，１９〜２３，２４〜２８，２９〜３４，３５〜３９
，４０〜４４，４５〜４９，５０〜５５，５６〜６０を
第３表のような論理をとつて数・値検出信号Ｃｌ，Ｃ２
，・・・・Ｃｌｌを発生する。すなわちこの実施例では
、キー入力できる歩度修正量は６［相］／月以内でなけ
れば意味をなさない構成になつている。修正用基準信号
発生回路の出力Ｆｌ，Ｆ２，Ｆ３，・・・・Ｆｌｌおよ
び数値検出ゲート回路１５の出力Ｃｌ，Ｃ２，Ｃ３，・
・・・Ｃｌｌを入力とする歩度修正量選択ゲート回路９
において、修正用基準信号Ｆｌ，Ｆ２，・・・・Ｆｌｌ
と数値検出信号Ｃｌ，Ｃ２，・・・・Ｃｌｌとはそれぞ
れ対になつてアンドがとられそれらアンド出力を入力と
するオア出力Ｐが修正選択ゲート回路９の出力となる。
すなわち、数値検出信号Ｃ１が論理値１の時には歩度修
正量選択ゲート回路１８の出力ＰはＦ１とのアンドをと
つて１／６０Ｈｚの信号となる。

検出信号Ｃ２が論理値１の時には出力ＰはＦ２とのアン
ドをとつて２／６０Ｈｚの信号となる。同様に数値検出
信号Ｃ３，Ｃｌｌがそれぞれ論理値１の時には出力Ｐは
３／６０Ｈｚ，４／６０Ｈｚ，１１／６０Ｈｚの信号と
なる。

歩度修正量選択ゲート回路９の出力Ｐは、アンドゲート
ＡＮＤｌあるいはアンドゲートＡＮＤ２を介して、それ
ぞれ遅れ信号発生回路１６または進み信号発生回路１７
に入力される。

またアンドゲートＡＮＤｌの他方には符号判別信号Ｈが
入力され、アンドゲートＡＮＤ２の他方には符号判別信
号ＨをインバータＩＮＶ２により反転して入力している
。すなわち、キー入力に於いて、プラスを入力した場合
には歩度修正量選択ゲート回路９の出力Ｐは進み修正信
号発生回路１７に入力され、逆にマイナスを入力した場
合には遅れ修正信号発生回路１６に入力される。遅れ修
正信号発生回路１６および修正信号発生回路１７の詳細
なそれぞれ第２図、第３図のとおりである。第２図の遅
れ修正信号発生回路１６において、歩度修正量選択ゲー
ト回路９の出力信号Ｐと符号判別信号Ｈとの論理積Ｐ−
ＨがＤ型フリップフロップＦＦｌ６−１のＤ端子に入力
され、このＤ型フリップフロップＦＦｌ６−１のＱ端子
出力は次段のＤ型フリツプフ咄ンプＦＦｌ６−２のＤ端
子に入力される。これらＤ型フリップフロップＦｌ６−
１，ＦＦ１６−２のＴ端子にはクロックパルスとして、
発振器１の基準信号Ｆ。の反転信号Ｆ。、分周回路２の
第１段目および第２段目のＴ型フリップフロップ下Ｆ２
ｌ，ＦＦ２２の出力信号Ｆ。／２，ｆ０／４を入力とす
るナンドゲートＮＡＮＤｌ６の出力が入力される。アン
ドゲートＡＮＤｌ６はＤ型フリップフロップＦＦｌ６−
１およびＦＦ，６−２のＱ端子およびη端子出力を入力
し、出力は遅れ修正信号Ｐｄとして、分周回路２の第２
段、第３段目のＴ型フリップフロップＦＦ２。，ＦＦぉ
間に介挿したオアゲート０Ｒに入力される。第３図の進
み修正信号発生回路１７においては、歩度修正量選択ゲ
ート回路９の出力信号Ｐと符号判別信号Ｈの反転信号有
との論理積ｐ−有がＤ型フリップフロップ下Ｆｌ７−１
のＤ端子に入力され、そのＱ端子出力は次段のＤ型フリ
ップフロップＦＦｌ７−２のＤ端子に入力される。

これらＤ型フリップフロップ下Ｆｌ７−１，ＦＦ１７−
２のＴ端子にはクロックパルスとして、分周回路２の第
２段目のＤ型フリップフロップ下Ｆ２２の出力信号Ｆ。
／４を入力している。アンドゲートＡＮＤｌ７−１はＤ
型フリップフロップＦＦｌ７−１およびＦＦｌ７−２の
Ｑ端子出力およびｎ端子出力を入力し、アンドケートＡ
ＮＤｌ７−２はアンドゲートＡＮＤｌ７−１の出力、イ
ンバータＩＮＶｌ７−１およびＩＮ■１７−２を介して
出力信号Ｆ。／２，ｆ０／４の反転信号Ｆ。／２，ｆ０
／４および発振回路１の基準信号Ｆ。を入力とする。ア
ンドゲートＡＮＤｌ７・−２の出力は進み修正信”号Ｐ
ｆとしてオアゲート０Ｒに入力される。第４図は本案実
施例の計算機付電子時計の全容を示すブロックダイヤグ
ラムである。発振回路１、分周回路２、キー入力部１０
、置換レジスタ１１、バッファレジスタ１３は上述で説
明したとおりであり、第１図の秒カウンタ３、分カウン
タ５、時カウンタ６、日カウンタ７に対応してはこれら
をまとめて計時カウンタ１８、同じく第１図の修正用基
準信号発生用デコーダ７、修正用基準信号発生用回路８
、歩度修正量選択ゲート回路ノ９、数値検出ゲート回路
１５、遅れ修正信号発生回路１６、進み修正信号発生回
路１７等に対応してはこれらをまとめて緩急制御回路１
９として示している。計算機としては、数値信号および
ファンクション信号を入力させるキー等を具えたキー入
力部１０の入力情報が、置数レジスタ１１およびスイッ
チ２０を介して演算部２１に入力される。演算部２１で
は入力部から演算処理命令に従つて入力部から導入され
た数値情報を処理し、最終結果を計算機用表示レジスタ
２２に導出する。表示はスイッチ２３を介して表示部２
４で行なわれる。キー入力部１０、置換レジスタ１１、
演算部２１、計算機用表示レジスタ２２に必要なりロッ
ク信号および各種タイミング信号は、図示していないが
、発振回路１および分周回路２等から供給するようにす
るとよい。機能切換えは外部からスイッチ２０、スイッ
チ２３を操作することによつて行う。

計算機付電子時計が時刻表示を行つている時は、置数レ
ジスタ１１がスイッチ２０を介して、バッファレジスタ
１３に接続され、時刻表示用レジスタ２５がスイッチ２
３を介して表示部２４に接続されている。

このとき、例えば、１ケ月に５秒進む傾向を持つ時計で
あれば１−５ョ、あるいは１ケ月に５秒遅れる傾向を持
つ時計であれば１＋１０Ｊというように、修正したい歩
度の量を直接キーボードから数値入力する。そして、第
１図に示したスイッチ１２を押圧してオンすると、キー
ボードから入力された情報はバッファレジスタ１３に記
憶され、その内容は数値検出ゲート回路１５によりその
数値が検出され、該当の数値検出信号Ｑ，Ｃ２，・・・
・Ｃｌｌから論理値１を出力する。例えば、上述のよう
にＲ５Ｊであれば、３〜７の数値を検出して、数値検出
信号Ｃ１が論理値１を出力する。そして歩度修正量選択
ゲート回路９で．は、この数値検出信号Ｃ１によつて修
正用基準信号Ｆ１が出力される。キーボードに於いて１
マイナスョが入力された場合には、符号判別信号Ｈが論
理値１となつた。歩度修正量選択ゲート回路９の出力信
号Ｆ１は、アンドゲートＡＮＤｌを介して．遅れ修正信
号発生回路１６に入力される。第５図は遅れ修正信号発
生回路１６の動作を説明するためのタイムチャートであ
る。ナンドゲートＮＡＮＤｌ６は発振回路１の基準信号
Ｆ。の反転信号仏分周回路２の第１、第２段目のＴ型フ
リツプフロツ・プＦＦ２ｌ，ＦＦ２。の出力信号Ｆ。／
２，ｆ０／４を入力し、ち・（ＦＯ／２）・（ＦＯ
／４）の論理をとる。Ｄ型フリップフロップＦＦｌ６−
１のＤ端子の論理値が１になると、ナンドゲートＮＡＮ
Ｄｌ６の出力の最初の立上りでそのＱ端子に論理値１を
出力させる。（タイムチャートＱｌ６−１）。次の立上
りで次段のＤ型フリップフロップＦＦｌ６−２のＱ端子
にも論理値１を出力させる（タイムチャートＱｌ６−２
）。

アンドゲートＡＮＤｌ６はこれらＤ型フリップフロップ
ＦＦｌ６−１およびＦＦｌ６−２のＱ端子出力およびＱ
端子出力により、Ｑｌ６−１・Ｑｌ６−２の論理をと
つて遅れ修正信号Ｐｄとして出力する。遅れ修正信号Ｐ
ｄは出力１信号Ｆ。／４の一周期分のパルス巾を有し、
かつ出力信号Ｆ。／４の連続する二つの論理値１間にま
たがつて論理値１になるために、オアゲート０Ｒにより
、Ｐｄ＋ＦＯ／４の論理をとると、タイムチャートで明
らかなように出力信号Ｆ。／４の一つの論理値１パルス
を抹消する。これは例えば前述したように、修正用基準
信号Ｆ１が遅れ修正信号発生回路１６に入力されるなら
、修正用基準信号Ｆ１は６鰍に１発づつパルスを発生す
るので、１分間に１回づつ出力信号Ｆ。

／４の一つの論理値１パルスが抹消されることになる。
出力信号Ｆ。／４の一つの論理値１パルスが抹消される
４／３２６花秒遅れ、従つて１分間に１発づつパルスが
遅れ修正信号発生回路１９に入力されると、１日に６０
×６０×２４×（１／６０）＝１４恥個の論理値１パル
スが抹消され（４／３２７６８）×１４４０＝０．１冗
秒遅らせる。すなわち１か月を３０日として計算すれば
、１ケ月に０．１７６×３０＝５．２８秒遅らせること
が出きる。数値検出ゲート回路１５において、８〜１２
を検出して数値検出信号Ｃ２が論理値１になつた時には
、修正用基準信号Ｆ２が遅れ修正信号発生回路１６に入
力され、出力信号Ｆ。

／４の論理値１パルスは修正用基準信号Ｆ１の時の２倍
抹消されるので、１ケ月当り１０．５の遅らせることが
出きる。同様に、数値検出ゲート回路１５において、そ
れぞれ１３〜２８，１９〜２３，２４〜２８，２９〜３
４，３５〜３９，４０〜４４，４５〜４９，５０〜５５
，５６〜６αを検出した場合には、１力月当り１５．８
４秒、２１．０秒、２６．３７秒、３１．６聞２、３６
．（社）秒、４２．１８秒、４７．４６秒、５２．７４
秒、５８．屹秒遅らせることが出きる。逆にキーボート
から１プラスョを入力した場合には、符号判別信号Ｈが
論理値０をとるので、歩度修正量選択ゲート回路９の出
力信号ＰはアンドゲートＡＮＤ２を介して進み修正信号
発生回路１７に入力される。

第６図のタイムチャートを参照して進み修正信号発生回
路１７の動作を説明する。

Ｄ型フリップフロップＦＦｌ７−１のＤ端子が論理値１
になると出力信号Ｆ。／４の最初の立上りで、そのＱ端
子出力が論理値１を出力し（タイムチャートＱｌ７一１
）、次の立上りでＤ型フリップフロップＦＦｌ７−２の
Ｑ端子出力は論理値１を出力する（タイムチャートＱｌ
７−２）。アンドゲートＡＮＤｌ７−１はＱｌ７−１
・Ｑｌ７−２の論理をとりアンドゲートＡＮＤｌ７−２
に入力される。アンドゲートＡＮＤｌ７−２は更にＱｌ
７−１３Ｑ１７−２ＩＧ７１質那７Σ０ｆ０の論理をと
つて基準信号Ｆ。の１／２の周期に相当するパルス巾を
有し出力信号Ｆ。／４が論理値０となる間に論理値１と
なる進み修正信号Ｐｆを出力する。オアゲート０Ｒによ
りＦ。／４＋Ｐｆの論理をとると、出力信号Ｆ。／４に
一つの論理値１パルスを追加した形となる。これが進み
修正信号発生回路１７に入力される信号ｐ−有が論理値
１になる毎に行なわれるので、数値検出ゲート回路１５
において、３〜７，８〜１２，１３〜１８，１９〜２３
，２４〜２８，２９〜３４，３５〜３９，４０〜４４，
４５〜４９，５０〜５５，５６〜６０が検出された場合
には、それぞれ１力月当り５．２８秒、１０．５叶人１
５．８４秒、２１．（４）秒、２８．３７秒、３１．６
５秒、３６．（１）秒、４２．化秒、４７．拓秒、５２
．７４秒、５８．０２秒進させることが出きる。なお、
修正用信号Ｆｌ，Ｆ２，・・・・Ｆｌｌは秒カウンタ３
矧℃Ｄ出力を修正用基準信号発生用デコーダ７に入力し
て得るために、その周波数は正確には１／６０Ｈｚ，２
／６０Ｈｚ，・・１１／６０Ｈｚとはならないがその誤
差はほとんど無視できる。

この時計の歩度修正を表て表わすと第４表の様になる。

これから明らかなうに、キーボードから修正したい数値
を入力することにより簡単に歩度を４秒／月の遅れ進み
の範囲内に入れることが出来る。以上、本実施例では入
力される数値を幾つかの範囲で分類しているが、数値検
出範囲、修正用基準信号、修正用基準信号により制御さ
れる分周段を任意に設定することにより、更に他の好ま
しい緩急装置を得ることも可能である。このように本発
明によれば、緩急装置をデジタル化して他の時計回路と
ともにひとつの？Ｉチップ等に内蔵でき、実装面積の限
られた計算機付電子腕時計等には有用であるとともに、
キーボードから修正したい数値でまた遅れ進みを指令す
る符号を直接入力するという簡単な方法で、歩度修正を
することが出きる便利な緩急装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す計算機付電子時計の要
部ブロックダイヤグラム、第２図は第１図の要部を更に
具体的に示すブロックダイヤグラム、第３図は第１図の
他の要部を更に具体的に示すブロックダイヤグラム、第
４図は第１図実施例ノの計算機付電子時計の全容を示す
ブロックダイヤグラム、第５図は第２図の動作を説明す
るタイムチャート、第６図は第３図の動作を説明するタ
イムチャートである。１・・・・・・発振回路、２・・・・・・分周回路、３
・・・・・・秒カタウンタ、７・・・・・・修正用基準
信号発生用デコーダ、８・・・・・・修正用基準信号発
生回路、９・・・・・・歩度修正量選択ゲート回路、１
０・・・・・・キー入力部、１１・・・・・・置数レジ
スタ、１３・・・・・・バッファレジスタ、１５・・・
・・・数値検出ゲート回路、１６・・・・・・遅れ修正
信ク号発生回路、１７・・・・・・進み修正信号発生回
路、１８・・・・・・計時カウンタ、１９・・・・・・
緩急制御回路、２１・・・・・・演算部、２２・・・・
・・計算機用表示レジスタ、２４・・・・・・表示部、
２５・・・・・・時計表示用レジスタ。

Claims

【特許請求の範囲】

１歩度修正量に対応した数値、および遅れ修正、進み
修正を指令する符号とを記憶する手段と、時計回路系の
低周波数段から複数の修正用基準信号を導出する手段と
、上記記憶手段の数値に基づいて上記修正用基準信号を
選択する手段と、該選択された修正用基準信号より遅れ
修正信号あるいは進み修正信号を発生する手段と、上記
記憶手段の符号に従つて、遅れ修正時上記遅れ修正信号
により上記時計回路系の高周波数段の１パルスを抹消し
、進み修正時上記進み修正信号により上記時計回路系の
高周波段に１パルスを追加して歩度を修正する手段とを
有してなることを特徴とする電子時計。