JPS6036614B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6036614B2 JPS6036614B2 JP6402480A JP6402480A JPS6036614B2 JP S6036614 B2 JPS6036614 B2 JP S6036614B2 JP 6402480 A JP6402480 A JP 6402480A JP 6402480 A JP6402480 A JP 6402480A JP S6036614 B2 JPS6036614 B2 JP S6036614B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- word
- instruction word
- branch
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理装置、特に、マイクロプログラム制
御が行われている情報処理装置の命令コード先取り制御
に関する。
御が行われている情報処理装置の命令コード先取り制御
に関する。
マイクロプログラム制御型情報処理装置においては、命
令語を解読して実行するためにまず命令語をメインメモ
リから命令バッファに読み出し格納する。
令語を解読して実行するためにまず命令語をメインメモ
リから命令バッファに読み出し格納する。
このとき命令バッファには一般に処理速度の向上のため
先取りした複数個の命令語が格納される。その後命令カ
ウンタで指定された番地の命令バッファより実行すべき
命令語のみを取り出し命令コードを解読し制御記憶をア
クセスする。このため命令カウンタは実行する命令の長
さを常に検出して命令バッファのどこから次に読み出す
かを決定する。命令バッファには一般に議長単位で命令
語が格納される。
先取りした複数個の命令語が格納される。その後命令カ
ウンタで指定された番地の命令バッファより実行すべき
命令語のみを取り出し命令コードを解読し制御記憶をア
クセスする。このため命令カウンタは実行する命令の長
さを常に検出して命令バッファのどこから次に読み出す
かを決定する。命令バッファには一般に議長単位で命令
語が格納される。
ところが、命令語は必ずしも１議長のみとは限らず、半
語長あるいは２語長等の命令語が混在するのが普通であ
る。従って、命令カウンタの値により命令コードを判定
可能な様に命令語整列回路を通して命令コードを選択す
る必要がある。これらの一連の動作を行った上で制御記
憶をアクセスし、一連のマイクロ命令により各命令語を
実行する。命令シーケンスに分岐がない場合にはこれら
一連の動作でも問題はないが、いったん分岐動作を伴う
命令語が実行されると、命令バッファ内の命令語は使え
ず、メインメモリより再び命令語を読み出す必要が生ず
る。従来においては、このときでも前述の通り命令語を
一旦命令バッファに格納し、しかる後に、命令カウンタ
の示す番地の命令バッファより命令語を読み出し、命令
語整列回路を通して命令コードを解読し制御記憶をアク
セスしていた。
語長あるいは２語長等の命令語が混在するのが普通であ
る。従って、命令カウンタの値により命令コードを判定
可能な様に命令語整列回路を通して命令コードを選択す
る必要がある。これらの一連の動作を行った上で制御記
憶をアクセスし、一連のマイクロ命令により各命令語を
実行する。命令シーケンスに分岐がない場合にはこれら
一連の動作でも問題はないが、いったん分岐動作を伴う
命令語が実行されると、命令バッファ内の命令語は使え
ず、メインメモリより再び命令語を読み出す必要が生ず
る。従来においては、このときでも前述の通り命令語を
一旦命令バッファに格納し、しかる後に、命令カウンタ
の示す番地の命令バッファより命令語を読み出し、命令
語整列回路を通して命令コードを解読し制御記憶をアク
セスしていた。
この動作では分岐動作を伴う命令語を実行すると次の命
令語を実行するまでに相当な時間を要する。即ち、分岐
先の命令語を命令バッファに格納し、その後命令カゥン
外こより読み出して命令コードを解読する動作に時間が
かかりすぎる欠点があった。本発明は従来の上記欠点を
解決する為になされたものであり、従って本発明の目的
は、分岐動作のとき分岐先の命令語を命令バッファに格
納するとともに該命令語の命令コードを格納する分岐先
命令コードレジスタを設けて分岐動作時に命令コードの
解読、制御記憶へのアクセスを高速化したマイクロプロ
グラム制御の新規な情報処理装置を提供することにある
。本発明の上記目的は、連続した命令語を先取りして保
持する命令語バッファと、次に実行する命令語の番地を
記憶する命令語カウンタと、該命令語カゥンタの出力に
より前記命令語バッファから読み出した命令語の形式を
整える命令語整列回路と、前記命令語バッファへの書き
込みデータが分岐先命令語であるときに該書き込みデー
タの命令コード部をセットして保持する分岐先命令コー
ドレジスタと、更に現在実行中の命令語の実行結果が分
岐か否か検出する分岐検出回路と、該分岐検出回路の出
力により前記命令語整列回路からの命令コードと前記分
岐先命令コードレジスタからの命令コードとを選択する
命令コード選択回路を設け、順次連なった命令語を次々
に実行する際には前記命令語バッファにある命令語の命
令コードを選択し、分岐動作後に最初に実行する命令語
については前記分岐先命令コードレジスタにある命令コ
ードを選択して該命令コードを制御記憶の命令開始番地
の関連データとして与える情報処理装置、によって達成
される。
令語を実行するまでに相当な時間を要する。即ち、分岐
先の命令語を命令バッファに格納し、その後命令カゥン
外こより読み出して命令コードを解読する動作に時間が
かかりすぎる欠点があった。本発明は従来の上記欠点を
解決する為になされたものであり、従って本発明の目的
は、分岐動作のとき分岐先の命令語を命令バッファに格
納するとともに該命令語の命令コードを格納する分岐先
命令コードレジスタを設けて分岐動作時に命令コードの
解読、制御記憶へのアクセスを高速化したマイクロプロ
グラム制御の新規な情報処理装置を提供することにある
。本発明の上記目的は、連続した命令語を先取りして保
持する命令語バッファと、次に実行する命令語の番地を
記憶する命令語カウンタと、該命令語カゥンタの出力に
より前記命令語バッファから読み出した命令語の形式を
整える命令語整列回路と、前記命令語バッファへの書き
込みデータが分岐先命令語であるときに該書き込みデー
タの命令コード部をセットして保持する分岐先命令コー
ドレジスタと、更に現在実行中の命令語の実行結果が分
岐か否か検出する分岐検出回路と、該分岐検出回路の出
力により前記命令語整列回路からの命令コードと前記分
岐先命令コードレジスタからの命令コードとを選択する
命令コード選択回路を設け、順次連なった命令語を次々
に実行する際には前記命令語バッファにある命令語の命
令コードを選択し、分岐動作後に最初に実行する命令語
については前記分岐先命令コードレジスタにある命令コ
ードを選択して該命令コードを制御記憶の命令開始番地
の関連データとして与える情報処理装置、によって達成
される。
次に本発明をその良好な一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
第１図は本発明の−実施例を示すブロック構成図である
。
。
第１図に示す本発明の装置は、１語４バイトで、命令語
は１語長（４バイト）及び半語長（２バイト）の２種類
、命令コードは命令語の先頭バイトにある場合を示す。
本発明の一実施例は、複数の連続した命令語を先取りし
て保持する命令語バッファ１、この命令語バッファー内
の命令語の１つを詳細に動作させる複数のマイクロ命令
を記憶する制御記憶６、命令語に対応した制御記憶６内
のマイクロ命令を実行するための番地を与える制御記憶
アドレス発生回路５、次に実行する命令語の番地を記憶
する命令語カウンタ７、現在実行中の命令語の命令コー
ドから命令議長を検出する命令語長検出回路８、次に実
行すべき命令語を命令語バッファ１より読み出し命令語
の命令コードを最上位バイトに位置づける命令語整列回
路２、命令語バッファ１への書き込みデータが分岐先命
令語であるとき該書き込みデ−夕の命令コード部をセッ
トして保持する分岐先命令コードレジスタ４１、同じく
分岐先命令コードレジスタ４２、現在実行中の命令語の
実行結果が分岐か否かを検出する分岐検出回路９、前記
命令語整列回路２の最上位バイトの出力即ち命令コード
と前記分岐先命令コードレジスタ４１、分岐先命令コー
ドレジスタ４２のいずれか１つを選択する命令コード選
択回路３から構成されている。
は１語長（４バイト）及び半語長（２バイト）の２種類
、命令コードは命令語の先頭バイトにある場合を示す。
本発明の一実施例は、複数の連続した命令語を先取りし
て保持する命令語バッファ１、この命令語バッファー内
の命令語の１つを詳細に動作させる複数のマイクロ命令
を記憶する制御記憶６、命令語に対応した制御記憶６内
のマイクロ命令を実行するための番地を与える制御記憶
アドレス発生回路５、次に実行する命令語の番地を記憶
する命令語カウンタ７、現在実行中の命令語の命令コー
ドから命令議長を検出する命令語長検出回路８、次に実
行すべき命令語を命令語バッファ１より読み出し命令語
の命令コードを最上位バイトに位置づける命令語整列回
路２、命令語バッファ１への書き込みデータが分岐先命
令語であるとき該書き込みデ−夕の命令コード部をセッ
トして保持する分岐先命令コードレジスタ４１、同じく
分岐先命令コードレジスタ４２、現在実行中の命令語の
実行結果が分岐か否かを検出する分岐検出回路９、前記
命令語整列回路２の最上位バイトの出力即ち命令コード
と前記分岐先命令コードレジスタ４１、分岐先命令コー
ドレジスタ４２のいずれか１つを選択する命令コード選
択回路３から構成されている。
次に動作について説明する。
命令語バッファ１には複数の命令語がメインメモリ（図
示せず）から信号線１１１〜１１４を通して先取りされ
て格納されるが、命令語バッファ１は読み出しの際には
、同時に２語分読み出し可能な命令語バッファである。
示せず）から信号線１１１〜１１４を通して先取りされ
て格納されるが、命令語バッファ１は読み出しの際には
、同時に２語分読み出し可能な命令語バッファである。
即ち、命令語カウンタ７のワードアドレス部が“ｎ”の
とき命令語バッファ１のｎ番地のバイト０，１，２，３
がそれぞれ信号線１０１，１０２，１０３，１０４に出
力され、ｎ十１番地のバイト０，１，２，３が夫々信号
線１０５，１０６，１０７，１０８に出力される。命令
語カウンタ７は命令語バッファ１の番地を記憶するカゥ
ンタであるが下位２ビットは語中のバイトの位置を示す
バイトアドレス部、その他の部分をワードアドレス部と
して用いる。
とき命令語バッファ１のｎ番地のバイト０，１，２，３
がそれぞれ信号線１０１，１０２，１０３，１０４に出
力され、ｎ十１番地のバイト０，１，２，３が夫々信号
線１０５，１０６，１０７，１０８に出力される。命令
語カウンタ７は命令語バッファ１の番地を記憶するカゥ
ンタであるが下位２ビットは語中のバイトの位置を示す
バイトアドレス部、その他の部分をワードアドレス部と
して用いる。
今、命令語バッファ１に先取りされた命令語があるとき
、命令語カウンタ７の示す番地の命令語バッファ１から
次に実行すべき命令語を読み出す。
、命令語カウンタ７の示す番地の命令語バッファ１から
次に実行すべき命令語を読み出す。
このとき、命令語カウンタ７のバイトアドレス部の値に
従って命令語バッファ１から読み出された命令語を命令
語整列回路２で整列させる。即ち、バイトアドレス部が
“０ぴの場合には次に実行すべき命令語のバイト０，１
，２，３は夫々信号線１０１，１０２，１０３，１０４
に出力されるので、命令語整列回路２では信号線１０１
〜’０４の内容を信号線２０１〜２０４に出力する。又
、バイトアドレス部が“１０’’の場合には、次に実行
すべき命令語のバイト０，１，２，３は夫々信号線１０
３，１０４，１０５，１０６に出力されるので、命令語
整列回路２では信号線１０３〜１０６の内容を信号線２
０１〜２０４に出力して命令語が実行可能な様に整列さ
れる。従って、次に実行すべき命令語のバイト０、即ち
、命令コードは信号線２０１を通して命令コード選択回
路３に送出され、分岐検出回路９が分岐を検出していな
ければ命令コード選択回路３は命令コードとして信号線
２０１を選択し信号線３０１を通して制御記憶アドレス
発生回路５で該命令コード‘こ対応する制御記憶６の番
地を生成し、信号線５０１を通して制御記憶６をアクセ
スする。この結果、一連のマイクロ命令を次々と実行し
て該命令語の実行を完了する。
従って命令語バッファ１から読み出された命令語を命令
語整列回路２で整列させる。即ち、バイトアドレス部が
“０ぴの場合には次に実行すべき命令語のバイト０，１
，２，３は夫々信号線１０１，１０２，１０３，１０４
に出力されるので、命令語整列回路２では信号線１０１
〜’０４の内容を信号線２０１〜２０４に出力する。又
、バイトアドレス部が“１０’’の場合には、次に実行
すべき命令語のバイト０，１，２，３は夫々信号線１０
３，１０４，１０５，１０６に出力されるので、命令語
整列回路２では信号線１０３〜１０６の内容を信号線２
０１〜２０４に出力して命令語が実行可能な様に整列さ
れる。従って、次に実行すべき命令語のバイト０、即ち
、命令コードは信号線２０１を通して命令コード選択回
路３に送出され、分岐検出回路９が分岐を検出していな
ければ命令コード選択回路３は命令コードとして信号線
２０１を選択し信号線３０１を通して制御記憶アドレス
発生回路５で該命令コード‘こ対応する制御記憶６の番
地を生成し、信号線５０１を通して制御記憶６をアクセ
スする。この結果、一連のマイクロ命令を次々と実行し
て該命令語の実行を完了する。
該命令語の実行完了を検出すると、命令語長検出回路８
の出力に従って命令語カゥソ夕７の値が更新される。即
ち、現在実行した命令語が半語長ならば命令語カウンタ
７は十２され、１語長ならば命令語カウンタ７は十４さ
れて、再び次に実行すべき命令語を読み出すために命令
語バッファ１をアクセスする。以上の様にして命令語が
次々と逐次実行されていく場合には、先取りされる命令
語は次々にメインメモリより命令語バッファ１が空きに
なる時点で読み出され、信号線１１１〜１１４を通して
命令語バッファ１へ書き込まれる。ところが、実行され
る命令語においては分岐する動作を伴うものがある。
の出力に従って命令語カゥソ夕７の値が更新される。即
ち、現在実行した命令語が半語長ならば命令語カウンタ
７は十２され、１語長ならば命令語カウンタ７は十４さ
れて、再び次に実行すべき命令語を読み出すために命令
語バッファ１をアクセスする。以上の様にして命令語が
次々と逐次実行されていく場合には、先取りされる命令
語は次々にメインメモリより命令語バッファ１が空きに
なる時点で読み出され、信号線１１１〜１１４を通して
命令語バッファ１へ書き込まれる。ところが、実行され
る命令語においては分岐する動作を伴うものがある。
このときには、命令語バッファ１にある命令語に分岐す
ることは少なく、一般にメインメモリより再び命令語を
読み出す必要がある。今、前述のような過程で制御記憶
６をアクセスし命令が実行されたときに、該命令が分岐
を伴う命令語であると分岐検出回路９が動作し、分岐か
否かを検出する。
ることは少なく、一般にメインメモリより再び命令語を
読み出す必要がある。今、前述のような過程で制御記憶
６をアクセスし命令が実行されたときに、該命令が分岐
を伴う命令語であると分岐検出回路９が動作し、分岐か
否かを検出する。
もし、分岐しない場合には前述の通り逐次次の命令語バ
ッファ１より読み出された命令語を次に実行するように
動作する。しかしながら、命令語実行の結果分岐するこ
とが分岐検出回路９で検出されると、命令語バッファ１
にはメインメモリから信号線１１１〜１１４を通して分
岐先命令語とそれに続く複数の命令語が書き込まれる。
この時同時に、分岐先命令コードレジスタ４２にはメイ
ンメモリから読み出された命令語の最初の語のバイト０
が信号線１１１を通して格納される。又、分岐先命令コ
ードレジスタ４１にはメインメモリからのバイト２が信
号線１１３を通して格納される。しかる後に、分岐検出
回路９は、分岐先アドレスが１語長鏡界アドレスを示す
ときには分岐先命令コードレジスタ４２の出力信号線４
２１を、又分岐先アドレスが半語長境界アドレスを示す
ときには分岐先命令コードレジスタ４１の出力信号線４
１１を命令コード選択回路３で選択するように制御線９
０１を通して指令を出す。従って、分岐動作後に最初に
実行する命令語の命令コードは、分岐先命令コードレジ
スタ４１又は分岐先命令コードレジスタ４２のいずれか
の内容が命令コード選択回路３で選択され、信号線３０
１を通して制御記憶アドレス発生回路５へ送られ、該命
令コード‘こ対応する制御記憶６の番地が生成され、そ
れによって制御記憶６がアクセスされる。この結果、分
岐先命令語が実行される。以後の動作は分岐先命令語に
つづく複数の命令語が命令語バッファ１に先取り格納さ
れているので、前述の過程が繰り返され、分岐する動作
を伴う命令語を含む一連の命令語が順次実行される。尚
、分岐先命令コードレジス外こは命令コードのみ格納し
、命令語に含まれるオペランド等については命令を実行
する場合には命令語バッファ１の内容を使用する。以上
本発明の一実施例として、１藷４バイトで命令語は１議
長及び半語長の２種類の場合について説明してきたが、
語の大きさや命令語長の種類、構造等は自由に選択可能
であり、本発明に何ら制約条件とはならないことは勿論
である。
ッファ１より読み出された命令語を次に実行するように
動作する。しかしながら、命令語実行の結果分岐するこ
とが分岐検出回路９で検出されると、命令語バッファ１
にはメインメモリから信号線１１１〜１１４を通して分
岐先命令語とそれに続く複数の命令語が書き込まれる。
この時同時に、分岐先命令コードレジスタ４２にはメイ
ンメモリから読み出された命令語の最初の語のバイト０
が信号線１１１を通して格納される。又、分岐先命令コ
ードレジスタ４１にはメインメモリからのバイト２が信
号線１１３を通して格納される。しかる後に、分岐検出
回路９は、分岐先アドレスが１語長鏡界アドレスを示す
ときには分岐先命令コードレジスタ４２の出力信号線４
２１を、又分岐先アドレスが半語長境界アドレスを示す
ときには分岐先命令コードレジスタ４１の出力信号線４
１１を命令コード選択回路３で選択するように制御線９
０１を通して指令を出す。従って、分岐動作後に最初に
実行する命令語の命令コードは、分岐先命令コードレジ
スタ４１又は分岐先命令コードレジスタ４２のいずれか
の内容が命令コード選択回路３で選択され、信号線３０
１を通して制御記憶アドレス発生回路５へ送られ、該命
令コード‘こ対応する制御記憶６の番地が生成され、そ
れによって制御記憶６がアクセスされる。この結果、分
岐先命令語が実行される。以後の動作は分岐先命令語に
つづく複数の命令語が命令語バッファ１に先取り格納さ
れているので、前述の過程が繰り返され、分岐する動作
を伴う命令語を含む一連の命令語が順次実行される。尚
、分岐先命令コードレジス外こは命令コードのみ格納し
、命令語に含まれるオペランド等については命令を実行
する場合には命令語バッファ１の内容を使用する。以上
本発明の一実施例として、１藷４バイトで命令語は１議
長及び半語長の２種類の場合について説明してきたが、
語の大きさや命令語長の種類、構造等は自由に選択可能
であり、本発明に何ら制約条件とはならないことは勿論
である。
本発明は、以上説明したように、命令語バッファの他に
分岐先命令コードレジスタを設け、分岐動作時に該レジ
スタを用いて命令語バッファをバイパスさせることによ
り、分岐動作時における分岐先命令語の制御記憶へのア
クセスを高速化できる効果がある。
分岐先命令コードレジスタを設け、分岐動作時に該レジ
スタを用いて命令語バッファをバイパスさせることによ
り、分岐動作時における分岐先命令語の制御記憶へのア
クセスを高速化できる効果がある。
第１図は本発明の一実施例を示すブロック構成図である
。 １……命令語バッファ、２…・・・命令語整列回路、３
・・・・・・命令コード選択回路、４１・・・・・・分
岐先命令コードレジスタ、４２・・・・・・分岐先命令
コードレジスタ、５・・・…制御記憶アドレス発生回路
、６・・・・・・制御記憶、７・・・・・・命令語カウ
ンタ、８・・・・・・命令語長検出回路、９…・・・分
岐検出回路、１０１〜９０１・・・・・・信号線。 第１図
。 １……命令語バッファ、２…・・・命令語整列回路、３
・・・・・・命令コード選択回路、４１・・・・・・分
岐先命令コードレジスタ、４２・・・・・・分岐先命令
コードレジスタ、５・・・…制御記憶アドレス発生回路
、６・・・・・・制御記憶、７・・・・・・命令語カウ
ンタ、８・・・・・・命令語長検出回路、９…・・・分
岐検出回路、１０１〜９０１・・・・・・信号線。 第１図
Claims (1)
- １ 複数語の連続した命令語を先取りして保持する命令
語バツフアを有し、命令語中の命令コードに関連した番
地から制御記憶を読み出して命令の実行を開始する情報
処理装置に於いて、次に実行する命令語の番地を記憶す
る命令語カウンタと、該命令語カウンタの出力により前
記命令語バツフアから読み出した命令語の形式を整える
命令語整列回路と、前記命令語バツフアへの書き込みデ
ータが分岐先命令語であるときに該書き込みデータの命
令コード部をセツトして保持する分岐先命令コードレジ
スタと、更に現在実行中の命令語の実行の結果が分岐か
否かを検出する分岐検出回路と該分岐検出回路の出力に
より前記命令語整列回路からの命令コードと前記分岐先
命令コードレジスタからの命令コードとを選択する命令
コード選択回路とを設け、順次連なつた命令語を次々に
実行する際には前記命令語バツフアにある命令語の命令
コードを選択し、分岐動作後に最初に実行する命令語に
ついては前記分岐先命令コードレジスタにある命令コー
ドを選択して該命令コードを制御記憶の命令開始番地の
関連データとして与えることを特徴とする情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6402480A JPS6036614B2 (ja) | 1980-05-16 | 1980-05-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6402480A JPS6036614B2 (ja) | 1980-05-16 | 1980-05-16 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56162151A JPS56162151A (en) | 1981-12-12 |
| JPS6036614B2 true JPS6036614B2 (ja) | 1985-08-21 |
Family
ID=13246162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6402480A Expired JPS6036614B2 (ja) | 1980-05-16 | 1980-05-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6036614B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119511A (ja) * | 1985-11-20 | 1987-05-30 | Olympus Optical Co Ltd | 焦点検出装置 |
-
1980
- 1980-05-16 JP JP6402480A patent/JPS6036614B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119511A (ja) * | 1985-11-20 | 1987-05-30 | Olympus Optical Co Ltd | 焦点検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56162151A (en) | 1981-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4179731A (en) | Microprogrammed control system | |
| JPS6312029A (ja) | 情報処理装置 | |
| JPS6029126B2 (ja) | デ−タ処理装置 | |
| JPH0248931B2 (ja) | ||
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| JPS623461B2 (ja) | ||
| KR900010587A (ko) | 생산라인의 고성능 명령어 실행방법 및 장치 | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JPS6047617B2 (ja) | 情報処理装置 | |
| JPS6047616B2 (ja) | 情報処理装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| US5062036A (en) | Instruction prefetcher | |
| JPH024011B2 (ja) | ||
| JPS5843042A (ja) | 先行制御方式 | |
| JPS63163634A (ja) | 命令フエツチ方式 | |
| JPS59127154A (ja) | 電子計算機用命令解読装置 | |
| JPS5925264B2 (ja) | ベクトル命令処理方式 | |
| JPS6221131B2 (ja) | ||
| JPS6125168B2 (ja) | ||
| JP2819753B2 (ja) | パイプライン・マイクロプロセッサ | |
| JPS60179844A (ja) | 命令再読出し制御方式 | |
| JPS6218933B2 (ja) | ||
| JPH0136198B2 (ja) | ||
| JPS59225449A (ja) | 文番号変換方式 |