[go: up one dir, main page]

KR900010587A - 생산라인의 고성능 명령어 실행방법 및 장치 - Google Patents

생산라인의 고성능 명령어 실행방법 및 장치 Download PDF

Info

Publication number
KR900010587A
KR900010587A KR1019890018859A KR890018859A KR900010587A KR 900010587 A KR900010587 A KR 900010587A KR 1019890018859 A KR1019890018859 A KR 1019890018859A KR 890018859 A KR890018859 A KR 890018859A KR 900010587 A KR900010587 A KR 900010587A
Authority
KR
South Korea
Prior art keywords
instruction
type
instructions
signal
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019890018859A
Other languages
English (en)
Other versions
KR940000027B1 (ko
Inventor
마이우 밍췌
에프. 조이스 토마스
Original Assignee
루이스 피.엘빈저
뷸 에이치 엔 인포오메이션 시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피.엘빈저, 뷸 에이치 엔 인포오메이션 시스템즈 인코오포레이티드 filed Critical 루이스 피.엘빈저
Publication of KR900010587A publication Critical patent/KR900010587A/ko
Application granted granted Critical
Publication of KR940000027B1 publication Critical patent/KR940000027B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3873—Variable length pipelines, e.g. elastic pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • General Factory Administration (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Programmable Controllers (AREA)
  • Image Processing (AREA)

Abstract

내용 없음

Description

생산라인의 고성능 명령어 실행방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 장치를 포함하는 전체시스템의 블록도, 제2도는 제1도의 전체시스템을 보다 상세히 나타낸 블록도, 제3-1 내지 3-3도는 생산 파이프라인 사이클의 주요소자들에 관한 블록도.

Claims (31)

  1. 생산라인을 형성하도록 배열된 복수의 직렬 연결된 파이프 라인 장치를 구비하고 각각의 스테이지가 상기 생산라인 장치에 인가된 복수의 명령어 각각에 대하여 다른 연산을 수행하는 데이타 처리 시스템에 있어서, 복수의 명령어 및 오퍼랜드를 기억하는 메모리 수단과 상기 메모리 수단에 결합되고 어드레스 신호열에 응하여 상기 메모리 수단으로 부터 수신된 복수의 명령어 각각을 인출 및 기억하는 인출 수단을 구비한 제1장치와, 상기 제1신호에 응하여 상기 제1및 제2형태의 명령어를 기억하는 레지스터 수단, 상기 제1형태의 명령어를 실행하여 상기 제1형태의 명령어를 생산 라인으로 부터 제거하는 제1수단, 상기 제2형태의 명령어 실행에 사용되는 상기 메모리 수단에서 오퍼랜드 위치를 나타내는 가상 어드레스 신호를 발생하는 신호 발생 수단을 구비한 제2장치와 상기 제2장치에 결합되어 상기 가상 어드레스 신호를 물리 어드레스 신호로 변환하는 제3장치와, 상기 제3장치에 결합되고 상기 물리 어드레스 신호에 응하여 상기 메모리로부터 상기 오퍼랜드를 검색하는 제4장치와, 상기 제1 및 제4장치에 결합되고 상기 제2신호에 응하여 상기 제2형태의 명령어를 기억하며, 상기 제2형태의 명령어를 실행하기 위해 상기 제2형태의 명령어 및 오퍼랜드에 응하는 제2수단을 구비한 제5장치를 포함하고 상기 제1장치는 상기 복수의 명령어 각각을 디코딩 하도록 상기 인출 수단에 결합되고 아울러 제1형태의 명령어를 표시하는 제1신호 및 제2형태의 명령어를 표시하는 제2신호를 발생하는 해독 수단을 아울러 구비한 것을 특징으로 하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 제2장치는 제2장치가 상기 제1 및 제2형태의 명령어에 따른 연산을 시점을 나타내는 제3신호 발생 수단을 아울러 구비한 것을 특징으로 데이타 처리시스템.
  3. 제2항에 있어서, 상기 해독수단은 상기 제3신호에 응하여 상기 복수의 명령어중 후속되는 명령어를 디코딩하는 것을 특징으로 하는 데이타 처리 시스템.
  4. 제1항에 있어서, 상기 메모리 수단이 상기 복수의 명령어를 기억하는 명령어 캐시와 상기 오퍼랜드를 기억하는 데이타 캐시를 포함한것을 특징으로 하는 데이타 처리 시스템.
  5. 제4항에 있어서, 상기 인출 수단이, 상기 명령어 캐시에서 명령어 열 각각에 대한 위치 어드레스를 발생하는 데 상기 명령어 캐시는 상기 어드레스에 응하여 상기 위치를 판독하는것인 어드레스 카운터 수단과, 상기 명령어 캐시로 부터 수신된 상기 명령어 열 각각을 기억하는 스트링 버퍼 수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  6. 제5항에 있어서, 상기 해독 수단이, 상기 제3신호에 응하여 상기 제1신호를 발생하는 준비 수단과, 상기 제3신호 및 상기 스트링 버퍼 수단으로 부터 수신된 복수의 명령어 신호에 응하여 상기 제2신호를 발생하는 명령어 해독 수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  7. 제6항에 있어서, 상기 제1실행 수단이, 제1의 복수의 제어 신호를 발생하는 제1제어 기억 수단과, 상기 제1의 복수의 제어 신호 및 상기 레지스터에 기억된 상기 제1형태의 명령어로 부터의 제1신호에 응하여 상기 제1형태의 명령어를 실행하는 제1논리 수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  8. 제7항에 있어서, 상기 제1실행 수단이, 제2의 복수의 제어신호를 발생하는 제1제어기억 수단과, 상기 제2의 복수의 제어 신호 및 상기 제2형태의 명령어로 부터의 제2신호에 응하여 상기 메모리 어드레스를 발생하는 제2논리 수단을 아울러 포함한 것을 특징으로 하는 데이타 처리 시스템.
  9. 제8항에 있어서, 상기 제2실행 수단이, 제3의 복수어 제어 신호를 발생하는 제2제어 기억수단과, 상기 제3의 복수의 제어신호, 상기 명령어 레지스터에 기억된 제2형태의 명령어로 부터의 제3신호 및 상기 데이타 레지스터에 기억된 오퍼랜드에 응하여 상기 명령어를 실행하는 제3논리수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  10. 명령어를 실행하도록 이중 파이프 라인을 가진 데이타 처리시스템에 있어서, 파이프 라인에서 인가된 복수의 명령어 각각에 따라 각각 다른 연산을 수행하는 제1복수의 직렬연결된 파이프 라인 장치를 가진 제1파이프 라인과, 상기 제1파이프 라인과 직렬 연결되고, 다른 연산을 각각 수행하는 제2의 복수의 직렬연결된 파이프라인 장치를 가진 제2파이프라인과, 상기 복수의 명령어 각각이 제1형태의 명령어인지 제2형태의 명령어인지를 결정하고, 상기 제1형태의 명령어를 상기 제1의 복수의 직렬 연결된 파이프라인 장치의 제1의 소정장치의 선택적으로 로드하며, 상기 제2형태의 명령어를 상기 제2의 복수의 직렬 연결된 파이프라인장치의 제1의 소정장치 및 제2의 소정장치에 선택적으로 로드하는 수단을 가진 상기 제1파이프라인의 제1장치를 포함하고, 상기 제1의 소정 장치는 상기 제1형태의 명령어를 실행하는 수단과 상기 제2형태의 명령어를 실행하도록 상기 제2의 소정장치에서 사용하기 위하여 오퍼랜드의 명령어에서 위치 어드레스를 발생하는 수단을 구비한 것을 특징으로 하는 데이타 처리 시스템.
  11. 일련의 명령어를 파이프인식으로 처리하는 데이타 처리 시스템에 있어서, 명령어 및 오퍼랜드를 기억하는 메모리 수단과, 상기 메모리 수단에 결합되고 상기 메모리 수단으로부터 판독된 복수의 명령어를 기억하는 수단을 구비한 인출 수단과, 제1레지스터에 상기 제1및 제2형태의 명령어를 기억하고 제2레지스터에 상기 제1형태의 명령어를 기억하기 위하여 상기 복수의 명령어 각각에서 제1 및 제2형태의 명령어를 표시하도록 상기 기억수단에 결합된 디코딩 수단과, 상기 제1형태의 명령어로부터의 제1신호에 응하여 상기 명령어를 실행하고, 상기 제1형태의 명령어를 상기 생산라인으로부터 이탈시키며, 상기 제2형태의 명령어로 부터의 제2신호에 응하여 메모리 어드레스를 발생하는 제1실행수단과, 제2형태의 명령어로 부터의 제3신호에 응하여 상기 제2형태의 명령어를 실행하는 제2실행 수단을 포함하고, 상기 메모리 수단은 상기 메모리 어드레스에 응하여 오퍼랜드를 읽어내어 데이타 레지스터에 기억시키는 것을 특징으로 하는 데이타 처리 시스템.
  12. 제11항에 있어서, 상기 메모리 수단이 명령어 캐시에 명령어를 기억 시키는 수단과 데이타 캐시에 오퍼랜드를 기억시키는 수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  13. 제12항에 있어서, 상기 인출 수단이, 상기 명령어 캐시에서 각각의 명령어 열의 위치 어드레스를 발생하는데 상기 명령어 캐시는 위치어드레스에 응하여 위치를 판독하는 것인 어드레스 카운터 수단과, 상기 명령어 캐시로부터 수신된 상기 각각의 명령어 열을 기억하는 스트링 버퍼 수단을 포함한 것을 특징으로 하는 데이터 처리 시스템.
  14. 제13항에 있어서, 상기 디코딩 수단은 상기 각각의 명령어 열의 비트로된 제1세트를 나타내는 신호에 응하여 상기 제1형태의 명령어를 표시하는 제1신호와 제2형태의 명령어를 표시하는 제2신호를 발생하는 해독수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  15. 제14항에 있어서, 상기 실행 수단이, 제1의 복수의 제어신호를 발생하는 제1제어 기억 수단과, 상기 제1의 복수의 제어신호 및 상기 레지스터에 기억된 명령어의 제1논리로부터의 제1신호에 응하여 상기 제1형태의 명령어를 실행하는 제1논리수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  16. 제15항에 있어서, 상기 제1실행 수단이, 제2의 복수의 제어신호를 발생하는 제1제어기억 수단과, 상기 제2의 복수의 제어신호 및 상기 제2형태의 명령어로 부터의 상기 제2신호에 응하여 메모리 어드레스를 발생하는 제2논리 수단을 아울러 포함하는 것을 특징으로 하는 데이타 처리시스템.
  17. 제16항에 있어서, 상기 제2실행 수단이, 제3의 복수의 제어신호를 발생하는 제2의 제어기억에 수단과, 제3의 복수의 제어신호, 상기 명령어 레지스터 기억된 상기 제2형태의 명령어로부터의 제3신호 및 상기 데이타 레지스터에 기억된 상기 오퍼랜드에 응하여 상기 명령어를 실행하는 제3논리수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  18. 생산라인으로서 동작하도록 배열된 복수의 직렬 연결된 파이프라인장치를 구비하고 상기 파이프라인 장치 각각은 복수의 명령어 각각에 따라서 다른 명령어를 수행하는 것인 데이타 처리 시스템에 있어서, 복수의 명령어 및 복수의 오퍼랜드를 기억하는 메모리 수단과, 상기 메모리 수단을 결합되고, 인출 수단과, 상기 제1장치로부터의 제1어드레스 신호열에 응하여 상기 메모리 수단으로부터 수신된 복수의 명령어 각각을 기억하는 제1기억수단을 구비하며, 첫번째 사이클 중에 동작하는 제1장치와, 상기 복수의 명령어 각각을 디코딩하고 제1및 제2신호를 발생하기 위하여 상기 제1기억 수단에 결합된 해독수단을 구비하고 두 번째 사이클 스테이지중에 동작하는 제2장치와, 상기 제1신호에 응하여 상기 제1및 제2형태의 명령어를 기억하는 제2수단과, 상기 제1형태의 명령어를 실행하도록 상기 제2기억수단에 결합되어 상기 제1형태의 명령어를 상기 생산라인으로부터 제거하는 제1수단을 구비하고 세번째 사이클중에 동작하는 제3장치와, 상기 제2장치에 결합되고, 상기 제2신호에 응하여 상기 두번째의 동작사이클 중에 상기 제2형태의 명령어를 기억하는 제3수단을 구비하며, 또한 상기 메모리수단에 결합되고, 상기 오퍼랜드를 기억하는 제4수단을 구비하며, 또한 상기 제3및 제4기억수단에 결합되고 다섯번째 동작사클중에 상기 제2형태의 명령어를 실행하는 제2수단을 구비한 제4장치를 포함하며, 상기 제3장치는 상기 제2기억수단에 결합되고 상기 제2형태의 명령어 실행에 사용되는 오퍼랜드 위치를 표시하는 제2어드레스 신호를 발생하도록 상기 제2기억수단에 결합된 제2어드레스 신호발생수단을 아울러 구비하고, 상기 메모리 수단은 네번째 사이클중 상기 제3장치에 결합되고 상기 제2어드레스 신호에 응하여 상기 오퍼랜드를 검색하는 것을 특징으로 하는 데이타 처리 시스템.
  19. 직렬 파이프 라인식으로 동작하도록 배열된 복수의 장치를 가지며, 상기 보수의 장치 각각은 그 장치에 인가된 복수의 명령어 각각에 따른 동작을 수행하는 데이타 처리 시스템 편성 방법에 있어서, 첫번째 동작 사이클중에 스프링 버퍼에 기억시키기 위하여 제1장치에 의해 메모리로부터 복수의 명령어 각각을 인출하는 단계와, 상기 스트링 퍼버에 기억된 상기 복수의 명령어중 첫번째 명령어를 상기 제1장치에 의해 디코딩하고, 상기 복수의 명령어중 첫번째 명령어가 제1또는 제2형태의 명령어라는 표시를 제공하여 상기 제1및 제2형태의 명령어를 제2장치의 레지스터에 로드하며, 두번째 동작 사이클중에 제5장치의 명령어 레지스터에 제1형태의 명령어를 로드하는 단계와, 세번째 동작 사이클중에 상기 제2형태의 명령어를 실행하는 단계와, 상기 세번째 동작 사이클중에 상기 제2장치에 의하여 오퍼랜드의 가상어드레스를 발생하는데, 상기 오퍼랜드는 후속동작 사이클중에 상기 제1형태의 명령어 실행에 사용 되는 것인오퍼랜드의 가상 어드레스 발생단계와, 상기 제1형태의 명령어에 대하여 네번째 동작 사이클 중에 제3장치에 의하여 상기 가상어드레스를 물리어드레스로 변환하는 단계와, 다섯번째 동작사이클중에 상기 제4장치의 데이타 레지스터에 기억시키기 위하여 상기 물리어드레스에 의해 지정된 위치에 기억된 상기 오퍼랜드를 상기 메모리에서 판독하는 단계와, 상기 후속 동작 사이클중 상기 제4장치에 의해 상기 제1형태의 명령어를 실행하는 단계를 포함한 것을 특징으로 하는 데이타처리 시스템 편성 방법.
  20. 생산라인을 형성하도록 배열된 복수의 직렬 연결된 파이프 라인 장치를 구비하고, 상기 파이프라인 장치 각각은 상기 생산 라인 장치에 인가된 복수의 명령어 각각에 따라 다른 동작을 수행하는 것인 데이타 처리 시스템에 있어서, 오퍼랜드 및 명령어를 기억하는 메모리 수단과, 상기 메모리수단에 결합되고 상기 메모리 수단으로부터 인출된 상기 복수의 명령어 각각을 기억하는 제1수단을 구비한 제1장치로서, 제1, 제2 및 제3형태의 명령어를 지정하도록 상기 기억수단에 결합된 디코딩 수단을 아울러 구비한 제1장치와 상기 제1, 제2 및 제3형태의 명령어를 기억하는 제2수단을 구비하고 상기 제1장치 및 상기 메모리 수단에 결합된 제2장치로서 상기 제2장치는 상기 제2형태의 명령어를 실행하고 이로써 상기 제2형태의 명령어를 상기 생산라인으로부터 제거하는 제1수단 및 상기 제1형태의 명령어에 응하여 제1어드레스를 발생하는 제1수단을 구비하며, 상기 제1장치는 상기 제1어드레스에 응하여 상기 제1형태의 명령어를 실행하고 이로써 상기 제1형태의 명령어를 상기 생산라인으로부터 제거하는 제2수단을 구비하고, 상기 제2장치는 상기 제3형태의 명령어에 응하여 상기 오퍼랜드의 상기 메모리 수단에서 제2위치의 어드레스를 발생하는 제2수단을 아울러 구비하는 것인 제2장치와, 상기 제1장치 및 상기 메모리 수단에 결합되고 상기 제3형태의 명령어 및 상기 오퍼랜드를 기억하고 제3수단 및 상기 제3형태의 명령어를 실행하고 이로서 상기 제3형태의 명령어를 상기 생산라인으로부터 제거하는 제3수단을 구비한 제3장치를 포함하고, 상기 메모리 수단은 상기 제2장치에 결합되고 제2어드레스에 응하여 오퍼랜드를 판독하는 것을 특징으로 하는 데이타 처리 시스템.
  21. 제20항에 있어서, 상기 메모리 수단이 복수의 명령어를 기억하는 명령어 캐시와 오퍼랜드를 기억하는 데이타 캐시를 포함것을 특징으로 하는 데이타 시스템.
  22. 제21항에 있어서, 상기 메모리 수단이 복수의 명령어의 명령어 캐시에서의 위치어드레스를 기억하는 제1카운터 수단과 상기 명령어 캐시로부터 수신된 상기 복수의 명령어 각각을 기억하는 스프링 버퍼 수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  23. 제22항에 있어서, 상기 디코딩 수단은 명령어 버스상으로 전송되는 복수의 명령어 각각에 대하여 제1신호를 발생하고 상기 명령어 버스상으로 전송하는 제3형태의 명령어 각각에 대하여 제2신호를 발생하도록 상기 스트링 버퍼 수단에 결합되는 것을 특징으로 하는 데이타 처리 시스템.
  24. 제23항에 있어서, 상기 제2의 기억수단이 상기 제1신호에 응하여 상기 명령어 버스로부터 수신된 복수의 명령어 각각을 기억하는 제1레지스터 수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  25. 제24항에 있어서, 상기 제1실행 수단이, 상기 제2형태의 명령어를 기억하는 제1레지스터 수단과, 제1의 복수의 펌웨어 신호를 발생하는 제1제어기억 수단과 복수의 소프트웨어 가시레지스터를 갖는 제1레지스터 파일 수단과, 상기 제1레지스터 수단, 상기 제1레지스터 파일 수단 및 상기 제1제어기억수단에 결합되고, 상기 제1의 복수의 펌웨어 신호. 상기 제2형태의 명령어 신호 및 상기 소프트 웨어 가시레지스터중 지정된 레지스터에서 출력된 신호에 응하여 상기 제2형탱의 명령어에 따라 상기 소프트 웨어 가시 레지스터중 지정된 레지스터의내용을 갱신하며 이로써 상기 제2형태의 명령어를 실행하는 제1산술 논리 장치 수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  26. 제25항에 있어서, 상기 제1의 발생 수단이, 상기 제1형태의 명령어를 기억하는 제1레지스터 수단과, 제2의 복수의 펌웨어 신호를 발생하는 제1의 제어 기억수단과, 상기 제2의 복수의 펌웨어 신호 및 상기 제1형태의 명령어에 응하여 상기 제1어드레스를 발생하는 제1산술논리 장치 수단과, 상기 제1산술 논리 장치 수단에 결합되고 상기 제2의 복수의 펌웨어 신호에 응하여 상기 제1어드레스를 기억 하는 제2레지스터 수단과, 상기 제1레지스터 수단 및 상기 제1제어 기억수단에 결합되어 제3신호를 발생하는 논리 수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  27. 제25항에 있어서, 상기 제2실행수단이, 상기 제2레지스터 수단에 결합되고 상기 제3신호에, 응하여 상기 제1어드레스를 기억하는 제3레지스터 수단과 상기 제3레지스터 수단에 결합되고 상기 제1형태의 명령어에 이어지는 명령어 스트림에서 다음 명령어의 어드레스를 지정하는 제1어드레스 및 제3어드레스를 기억하는 제4레지스터 수단과, 상기 제1어드레스에 의해 지정된 위치에서 다음 명령어를 판독하여 스트링 버퍼 수단에 기억시키고 이로써 상기 제1형태의 명령어를 상기 생산라인으로 부터 제거하는 명령어 캐시 수단을 포함한 것을 특징으로 하는 데이타 처리 시스템.
  28. 제27항에 있어서, 상기 제2발생 수단이, 제3의 복수의 펌웨어 신호를 발생하는 제1제어 기억 수단과, 상기 제3의 복수의 펌웨어 신호와 상기 제3형태의 명령어 신호에 응하여 제2어드레스를 발생하는 제1산술 논리 장치 수단을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  29. 제28항에 있어서, 상기 제3기억수단이, 상기 제2신호 응하여 상기 명령어 버스를 통해 수신된 상기 제3형태의 명령어를 기억하는 명령어 FIFO수단과, 데이타 캐시로부터 수신된 오퍼랜드를 기억하는 데이타 FIFO수단과, 복수의 소프트 웨어 가시레지스터를 가진 제2레지스터 파일수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  30. 제29항에 있어서, 상기 제3실행 수단이, 제4복수의 펌웨어 신호를 발생하는 제2제어 기억 수단과, 명령어 FIFO수단, 데이타 FIFO 수단 및 제2레지스터 수단에 결합되고 상기 복수의 펌웨어 신호, 제3형태의 명령어 신호 및 소프트웨어 가시 레지스터 신호에 응하여 제3형태의 명령어를 실행하는 제2산술논리 장치 수단을 포함한것을 특징으로 하는 데이타 처리 시스템.
  31. 제30항에 있어서, 상기 제1형태의 명령어는 브랜치 명령어이고, 상기 제2형태의 명령어, 소프트 웨어 가시 레지스터 명령어 및 제3형태의 명령어는 메모리 명령어인 것을 특징으로 하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018859A 1988-12-19 1989-12-18 생산라인의 고성능 명령어 실행방법 및 장치 Expired - Fee Related KR940000027B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28658088A 1988-12-19 1988-12-19
US286580 1988-12-19
US286,580 1988-12-19

Publications (2)

Publication Number Publication Date
KR900010587A true KR900010587A (ko) 1990-07-09
KR940000027B1 KR940000027B1 (ko) 1994-01-05

Family

ID=23099255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018859A Expired - Fee Related KR940000027B1 (ko) 1988-12-19 1989-12-18 생산라인의 고성능 명령어 실행방법 및 장치

Country Status (15)

Country Link
EP (1) EP0378816B1 (ko)
JP (1) JPH0776922B2 (ko)
KR (1) KR940000027B1 (ko)
CN (1) CN1026037C (ko)
AU (1) AU615364B2 (ko)
BR (1) BR8906579A (ko)
CA (1) CA2005907C (ko)
DE (1) DE68928300T2 (ko)
DK (1) DK648189A (ko)
FI (1) FI896044A7 (ko)
IL (1) IL92605A0 (ko)
MX (1) MX171941B (ko)
NO (1) NO895068L (ko)
NZ (1) NZ231766A (ko)
ZA (1) ZA899554B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764895B1 (ko) * 1991-07-08 2007-10-09 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510729B2 (ja) * 1996-02-29 2004-03-29 三洋電機株式会社 命令実行方法および命令実行装置
FR2770662B1 (fr) * 1997-11-03 1999-12-10 Inside Technologies Microprocesseur pipeline a saut conditionnel en un cycle d'horloge
FR2770660B1 (fr) * 1997-11-03 2000-08-25 Inside Technologies Microprocesseur, notamment pour carte a puce
US8082467B2 (en) 2009-12-23 2011-12-20 International Business Machines Corporation Triggering workaround capabilities based on events active in a processor pipeline
US9104399B2 (en) 2009-12-23 2015-08-11 International Business Machines Corporation Dual issuing of complex instruction set instructions
US9135005B2 (en) 2010-01-28 2015-09-15 International Business Machines Corporation History and alignment based cracking for store multiple instructions for optimizing operand store compare penalties
US8495341B2 (en) 2010-02-17 2013-07-23 International Business Machines Corporation Instruction length based cracking for instruction of variable length storage operands
US8938605B2 (en) 2010-03-05 2015-01-20 International Business Machines Corporation Instruction cracking based on machine state
US8464030B2 (en) 2010-04-09 2013-06-11 International Business Machines Corporation Instruction cracking and issue shortening based on instruction base fields, index fields, operand fields, and various other instruction text bits
US8645669B2 (en) 2010-05-05 2014-02-04 International Business Machines Corporation Cracking destructively overlapping operands in variable length instructions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598365A (en) * 1983-04-01 1986-07-01 Honeywell Information Systems Inc. Pipelined decimal character execution unit
CA1250667A (en) * 1985-04-15 1989-02-28 Larry D. Larsen Branch control in a three phase pipelined signal processor
US4991080A (en) * 1986-03-13 1991-02-05 International Business Machines Corporation Pipeline processing apparatus for executing instructions in three streams, including branch stream pre-execution processor for pre-executing conditional branch instructions
JPS6395539A (ja) * 1986-10-09 1988-04-26 Nec Corp パイプライン処理方式
JP2695157B2 (ja) * 1986-12-29 1997-12-24 松下電器産業株式会社 可変パイプラインプロセッサ
JPS63197232A (ja) * 1987-02-12 1988-08-16 Toshiba Corp マイクロプロセツサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764895B1 (ko) * 1991-07-08 2007-10-09 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조
KR100764894B1 (ko) * 1991-07-08 2007-10-09 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조
KR100886000B1 (ko) * 1991-07-08 2009-03-03 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조

Also Published As

Publication number Publication date
DE68928300T2 (de) 1998-04-02
IL92605A0 (en) 1990-08-31
NO895068D0 (no) 1989-12-15
CN1044354A (zh) 1990-08-01
BR8906579A (pt) 1990-09-04
JPH02224124A (ja) 1990-09-06
FI896044A0 (fi) 1989-12-18
EP0378816A2 (en) 1990-07-25
DK648189D0 (da) 1989-12-19
DK648189A (da) 1990-06-20
CA2005907C (en) 1994-05-31
AU4670489A (en) 1990-06-21
AU615364B2 (en) 1991-09-26
JPH0776922B2 (ja) 1995-08-16
NO895068L (no) 1990-06-20
NZ231766A (en) 1992-01-29
ZA899554B (en) 1990-10-31
EP0378816B1 (en) 1997-09-03
CN1026037C (zh) 1994-09-28
FI896044A7 (fi) 1990-06-20
CA2005907A1 (en) 1990-06-19
KR940000027B1 (ko) 1994-01-05
DE68928300D1 (de) 1997-10-09
MX171941B (es) 1993-11-24
EP0378816A3 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
US4187539A (en) Pipelined data processing system with centralized microprogram control
KR100346515B1 (ko) 수퍼파이프라인된수퍼스칼라프로세서를위한임시파이프라인레지스터파일
JPS60151761A (ja) １０進演算用に連続したデ−タ装置をアクセスするためのニブルおよびワ−ド・アドレス指定可能なメモリ−
US6009509A (en) Method and system for the temporary designation and utilization of a plurality of physical registers as a stack
JPS6217252B2 (ko)
US5752015A (en) Method and apparatus for repetitive execution of string instructions without branch or loop microinstructions
KR900010587A (ko) 생산라인의 고성능 명령어 실행방법 및 장치
JPH0527971A (ja) 情報処理装置
JPH01310441A (ja) データ処理装置
JPS5621242A (en) Pipeline control method for computer operation
US5752271A (en) Method and apparatus for using double precision addressable registers for single precision data
JPS63228225A (ja) ディジタルコンピュータシステム
AU629007B2 (en) Apparatus for accelerating store operations in a risc computer
TWI238352B (en) Register move operations
JPH0510694B2 (ko)
JP3915019B2 (ja) Ｖｌｉｗプロセッサ、プログラム生成装置、および記録媒体
JP3132566B2 (ja) 命令先行制御装置
JP3019818B2 (ja) データ処理方法
JPS63293638A (ja) データ処理装置
JPS6047616B2 (ja) 情報処理装置
JPH10105399A (ja) データ処理装置
JPH11143710A (ja) 処理対象値入力装置及びプログラム変換装置
JPS59225449A (ja) 文番号変換方式
JPS61118855A (ja) バツフアメモリ制御方式
JP2545594B2 (ja) オペランドデータ先取り方式

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20010104

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20020106

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20020106

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000