JPS60253994A - 超高速タイム・デイジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はタイム・ディジタル交換器、とくに起動信号
の受信から停止信号の受信までの経過時間を表わすディ
ジタル値を提供する装置に関する、この発明はとくに原
子エレクトロニクス、高エネルギー物理学、原子物理学
又は原子医学における非常に短い時間の測定に応用され
るがこれて限定されるわけではない。−例として、この
発明による変換器は粒子検出器の分野のピック・アップ
・タイム・インタノζルの測定にとくに適している。

公知のタイム・ディジタル変換器は本質的にふたつのタ
イプがある。ひとつのタイプは測定対象の時間をとおし
て連続電流で充電される蓄電器を使用しその充電レベル
がその後ディジタル化されるもので、このタイプの変換
器は一般的に正確であるが構造が複雑である。他のタイ
プは基準クロックの使用にもとづいているもので、この
タイプの変換器も構造が複雑でその正確度がクロックの
正確度てつながっている。

この発明の目的は、タイム・ディジタル変換器の集積回
路化てよる生産を可能にする簡単な構造のタイム・ディ
ジタル変換器を提案することである。この発明の他の目
的は超高速のタイム・ディジタル変換器、すなわち応答
時間の非常に短いタイム・ディジタル変換器を提案する
ことである、上記の目的は、１枚の同一集積回路基板上
に形成され連鎖の一端において受け取られた起動信号を
前記連鎖を通過して伝ぼんせしめるゲートの連鎖と、起
動信号が通過したゲートの数が起動信号が受け取られた
時間と停止信号が受けとられた時間との間に経過した時
間の線形関数になるよう例停止信号の受け取りと同時に
連鎖の状態をロックするため連鎖のゲートに接続された
出力を有するロッキング回路とを具備したこの発明罠よ
る変換器により達成されるものである。

この発明は、集積回路内の論理信号の伝ばん回数を時分
割基準として使用することにもとづいている。集積回路
の新技術、この場合においては既拡散型論理ゲート・ア
レイの生産は実に、１つの同一サンプル内に論理ゲート
・アセンブリについて数千ユニットの数ノで一セントの
スキャツタリングを保証するものであるー この測定は、停止信号の受け取り以降の起動信号がゲー
トの連鎖を伝ばんすることを禁止することにより達成さ
れている。

前記の禁止は数種の方法により行なうことができる。

この発明の好ましい実施態様によれば、ロッキング回路
は第２のゲート連鎖にして同一の集積回路基板上に形成
されかつその一端に停止信号が受け取られる第２のゲー
ト連鎖を具備し、この両連鎖は、第１の連鎖を伝ばんす
る起動信号と第２の連鎖を伝ばんする停止信号とが和会
する場合に２つの連鎖の少くも１つの連鎖の状態がロッ
クされるべく、第１の連鎖のゲートと第２の連鎖のゲー
トとの間にリンクを有する平行経路を形成するごとく構
成されている。つまり、この変換器は前記ゲートの状態
の関数であるディジタル測定値を提供するため、両連鎖
の少なくも１つのゲートに接続された入力を有する符号
化手段を具備している。

前記平行連鎖を伝ばんする起動信号と停止信号の伝ばん
方向は反対でも同一でもよい。この後者の場合は、第１
の連鎖のゲートを通過する伝ばんの時間は、停止信号の
起動信号への゛追い付き”′を裾酌し、第２の連鎖のゲ
ートを通過する伝ばんの時間より大である。

この発明の他の実施態様によれば、ロッキング回路は、
各々が停止信号を受け取る共通の入力と起動信号の伝ば
ん連鎖のそれぞれのゲートとの間に形成された複数の径
路を具備している。この場合は、停止信号が受取られる
やいなや連鎖の状態が設定されるようＫ、停止信号は早
開時方式で異なるゲートに印加される。なお、測定対象
の時間間隔を表わすディジタル値を提供するため、起動
信号の伝げん連鎖のゲートの状態を読むための手段が備
えである、 いずれの場合も、この発明による変換器は非常に短い時
間の測定結果を超高速に提供することが可能である。こ
の発明の１つの付加付特徴は、変換器が集積回路の形態
で生産できることである。

この発明は、添付図面を参照し以下の説明を読むことに
より一層容易に理解できよう、第１図はこの発明の第１
の実施態様にもとづくタイム・ディジタル変換器の線図
； 第２図はこの発明の好ましい実施態様にもとづくタイム
・ディジタル変換器の線図；そして、第３図はこの発明
のさらに他の実施態様にもとづく変換器の線図である、 先ず第１図を説明すると、平行に形成されているが伝ば
ん方向に反対尾なっている同一ゲート１０および】５よ
り成る２つの連鎖を有する変換器が示しである、このゲ
ート連鎖は１つの同−集積回路上の既拡散型論理ゲート
・アレイにより形成されている、 連鎖１０の各ゲート１１は先行ゲート１１の非反転出力
に接続された第１の人力および連鎖１５０組をなすゲー
ト１６の反転出力に接続された第２の人力を有している
。前記後者のゲートは先行ゲート１６の非反転出力に接
続された第１の人力と組をなすゲート】１の反転出力に
接続された第２の人力を有する。各々のゲート１１には
このようにゲー）１６が逆に組をなしている。ここで゛
ゲート”という語は論理回路であってこの論理回路にと
もに人力されうる制御信号の状態、にもとづき到来信号
の論理回路通過伝ばんの可否を決定する論理回路を定義
することに留意されたい。

起動信号ｓｄは、時間ｔ１において、たとえば、低論理
レベルから高論理レベルへの変化の形でゲー）１０の連
鎖の入力端１２に印加される。停止信号は時間ｔ２にお
いて同じく低論理し４ルから高論理レベルへの遷移の形
でゲート１５の連鎖の入力端１７に印加される。入力端
１２および１７は連鎖１０およびＩ５の対抗端に位置し
ているので。

信号ｓｄおよびｓａは反対方向に伝ばんする。信号ｓｄ
がゲート１１を通過するごとに、対応ゲート１６はロッ
クされる。同様に、信号ｓａがゲート１６を通過するご
とに、対応ゲート１１はロックされる。

信号ｓｄとｓａとの出会いは両者の１つが横切ったゲー
ト数がめる時間△１＝１２−１１の線形関数であるよう
な点でおこる。この２つの信号の出会い後のゲートの状
態が設定される。この状態はいずれかの連鎖のゲートの
出力点上、たとえば、符号化回路１９に接続されたゲー
ト１６の非反転出力点上で直ちに読むことができる。い
ま、各連鎖の総ゲート数をＭ、起動・ぐルスが横切った
ゲート１１の数をｍ、及び１つのゲートの伝ｊ・イん時
間を特徴とする請求めるもの△ｊ＝ｔｐｄ　（２ｍ−Ｍ
）　となる。この符号化回路は、△ｔに比例する値をＮ
ビットに与える２進数ワードを直接もたらすように設計
することができる。

変換器によって与えられたワードの低有効桁ビットは２
　ｔｐｄの値である。最低有効桁のビット力σｔの値で
かつ前記最低有効桁の半分て等しい絶対精度を有するＮ
−ビットの変換器については。

すべての集積回路ゲートを通過する伝ばん時間のばらつ
きσｔｐａは下記の条件九合致すべきである。

σｔｐｄ　（σｔ／２Ｎ／２＋２　・・・・・・・・・
（１）更に、与えられたスキャッタリングに対して、変
換器がもたらし得る有効桁ビットの最大数Ｎは下記のご
ときと示すこ吉もできる。

Ｎ（３Ａ（２１ｏｇ７　（Ｔ／　ｔｐｄ　）−４）　・
・曲（２１ここに、Ｔは変換器のフル・スケールの値で
ある。。

最低有効桁ビット値は、ここでは２　ｔｐｄに等しい。

測定の細かさの精度を向上させるため前記値を減少させ
るには、ひとつひとつのゲートを通過する伝ばん時間の
短縮が必要となる。

第２図はこの発明による変換器の他の実施態様を示す、
ここでは最下位有効桁ビットは１つのゲ−トを通過する
伝ばん時間より小になりうる値を有している。

起動信号ａｄは、第１図による変換器の連鎖１０と同様
なゲート２１の第１の連鎖２０の入力端２２に印加され
る。停止信号ｓａは、伝送ゲート２６の第２の連鎖２５
の入力端２７に印加される。

すべてのゲート２６はその信号入力に現われる信号を系
統的に伝送するように設計されていて。

前記人力はその制御人力に接続されている。ゲート２６
のすべての入力は、その反転出力が組をなすゲート２１
０入力に接続されているゲート２３の人力に接続されて
いる。前記ゲート２１の他の入力は先行ゲート２１の非
反転出力に接続され、一方ゲート２３の他の人力は組ゲ
ート２１の反転出力に接続されている。かくして、ゲー
ト２６はゲート２１〜２３のすべての対（ｃｏｕｐｌｅ
　）　と組になる（　ａｓｓｏｃｉａｔｅｄ　）。

起動信号ｓｄは、時間ｔ１において人力２２ＩＣ印加さ
れ連鎖２０に沿って伝げんする。信号８ｅがゲート２１
を通過するごとに組ゲート２３がロックされることに留
意すること。停止信号ｓａは、時間ｔ２において人力２
７に印加され連鎖２５に沿って伝ばんする。信号ｓａが
起動信号に追い付くことができるように前記連鎖に沿う
伝ばんは連鎖２０に沿う伝ばんよりも速い。信号！Ｉａ
がロックされていないゲート２３に遭遇するや否や、信
号８ａは対応ゲート２１をロックするためゲート２３を
素通りし、これにより起動信号の伝ばんを阻止する。

信号ｓａは連鎖２５に沿う伝ばんを続け、起動信号によ
って横られていない連鎖２０のゲートを順次にブロック
する。連＠２０のゲートの状態は、△１＝１２−１．の
線形関数である。それはゲート２１の非反転出力上で直
接圧読むことができ、これらの出力は符号化回路２９に
接続されている８起動信号によって横切られたゲート２
１の数をｍ、連鎖２０のすべてのゲートを通過する伝ば
ん時間をｔｌｐｄ、および連鎖２５のすべてのゲートを
通過する伝ばん時間をｔ２ｐｄとすると請求める値△ｔ
＝ｍ　（ｔ　１　ｐｄ＝ｔ２ｐｄ）となる−符号化回路
２９は、前記ゲート数ｍを２進数値ワードの形で提供す
るように設計できる、 １つの連鎖のゲートを通過する伝゛〕「ん時間は数個の
ファクターに依存している、即ち連鎖のひとつひとつの
ゲートの出力に接続されているゲート数、ゲート間の接
続の長さ、同等供給電圧、・・・。

現在の場合は、たとえばｔ　１．ｐｄ＞　ｔ　２ｐｄの
ごとく、異なる伝？・イん時間ｔｌｐｄおよびｔ２ｏｄ
をもたせるようにこれらのファクターの１つ以上を使用
することができる。ゲート２１の連鎖は組のゲートＺ３
と共如一方の集積回路基板に、ゲート２６の連鎖は他方
の基板に置くことができる。しかし好ましくは、ゲート
２１．２３．２６は１つの同一の基板上に既拡散論理ゲ
ート・アレイで形成されそして伝ばん時間差は１つの連
鎖のひとつひとつに接続されたゲート数および接続長に
関する作用によって得られることである。

この変換器によりもたらされたワードの最下位有効桁ビ
ットはｔｌｐｄ−ｔ２ｐｄの値をとるので、それはｔｌ
ｐｄおよびｔ２ｐｄより小なる値を呈１−ることかでき
る。伝ばん時間についてのスキャッタリングσｔ　１　
ｐｄおよびσｔ　２　ｐｄについては、条件（１）が、
ピッ）Ｎのビット数を与える関係式（２）の外σｔｐｄ
＝（σｔ１島＋σ２；ｄ）％　とともに依然有効である
。

現在利用可能な既拡散型論理ゲート・アレイは、ナノセ
カンド以下でスキャツタリングが４０〜６０ピコセカン
ドより小であるゲートごとの伝ばん時間を有している。

表示としては、第２図に示す変換器は上記の環境で、５
００ｐｓに相等する最下位有効桁ビットおよび１６ｎｓ
のフル・スケールを以って５ビツトの符号化を可能にす
るものである。

その上、測定結果が即座に得られるということは。

この発明の実施態様がすべて共通的に有するひとつの利
点である。

第２図はさらに変換器を調整する手段を説明している。

ゼロへの設定をするため、連続ゲート２０ａおよび２５
ａはそれぞれ各連鎖２０．２５の上流に接続されている
。起動信号は、スイッチング回路２４の人力に接続され
ている入力ターミナル２２ａに印加される、このスイッ
チング回路２４の出力は連続ゲー）２０ａのゲー）２１
　ａのそれぞれの人力に接続されている。同様な方法で
、停止信号はスイッチング回路２８０入力に接続されて
いるひとつの人力ターミナル２７＆に印加される、この
スイッチング回路２８の出力は連続ゲート２５１からの
ゲー）２６ａのそれぞれの入力に接続されている。各ス
イッチング回路は出力の１つを選択可能にする制御入力
を有している。ゼロ設定は、信号ｓｄおよびＢａが同時
にそれぞれターミナル２２ａと２７ａに印加された場合
に変換器の応答がゼロに等しくなるごとくスイッチング
回路を位置決めすることによって調整される。

フル・スケール調整のために、復号回路２０ｂは入力端
の反対側にある連鎖２０の端部にあり、この復号回路２
０ｂは数個のゲート２１の非反転出力に接続されている
人力を有している、Ｎビットで作動の変換器は、連鎖２
０は少なくも２Ｎ個のゲート２１を有している。実際に
、ゲート２１の数は２Ｎよりも若干多くたとえば２Ｎ十
Ｋに等しく選択されていて、復号回路２０ｂは連鎖の（
２Ｎ＋１”１個の終わりのゲートの出力を受けとる。

上記え示したごとく、すべてのゲートを通過する伝ｊ・
］゛んの時間、ここではｔ　ｌ　ｐｄ、は集積回路に対
する供給電圧に依存している、このことは、符号化回路
２９が連鎖２１の２Ｎ個の初めのゲートに接続されてい
る状態で、２つの基準信号ｓｄとｓａがフル・スケール
に等しい時間間隔をもって印加される場合にフル・スケ
ールになるべく、復号回路２０ｂが供給電圧の調整を制
御する値を供給するために使用されている理由である、 なお、ゼロ設定およびフル・スケール設定について数回
の交互調整を必要とする場合があることに留意されたい
。

上記で考察した事例は、ゲートのひとつの連鎖を通過す
る起動信号の伝ばんがゲートの他の連鎖の停止信号の伝
ばんに捕捉されたときに停止させられる事例である。

第３図はこの発明による変換器の他の実施態様を説明す
るもので、この場合はゲートのひとつの連鎖を通過する
起動信号の伝Ｉパ「んが停止信号の受信に応答して他の
連鎖のゲートの平行ブロッキングによって停止させられ
る。

この事例では、停止信号ｓａは、各々がそれぞれのゲー
ト３１と組になっている（　ａｓｓｏｃｉＩＩｔｅｄ　
）ゲート３３の初めの人力に平行であるターミナル３７
に印加されているのに対し始動信号ｓｄはゲート３１の
ひとつの連鎖３００入力端３２に人力されている。ゲー
ト３１とゲート３３との間の接続は第２図による変換器
のゲート２１とゲート２３との間の接続と同じである、
この場合ゲート３１とゲート３３は既拡散型論理ゲート
・アレイにより１つの同一の集積回路基板上に形成され
ている。

すべての信号８ｄはすべてのゲート３１を通って進み、
この場合組罠なっているゲート３３はブロックされてい
る。停止信号は、組になっているゲート３１をブロック
しかくして信号ｓｄの伝ばＸ７を停止するため、依然ブ
ロックされていないゲート３３を通って進む。連鎖３０
のゲートの状態は。

信号ｓｄと信号ｓａの受信時間ｔ１とｔ２とを区別して
いる時間間隔（時間差）へ１の線形関数であるー前記状
態は、非反転出力３１で直読みされそして符号化回路３
９（（よって数値ワードに変換される。

変換器によってもたらされたワードの最下位有効ビット
σｔはｔｐｄ値、換言すれば連鎖３０のすべてのゲート
を通過する伝ばんの時間に等しい値を有する。最下位有
効ビットの半分に等しい精度のＮ−ビット変換器につい
ては、伝ばん時間のスキャッタリングσｔｐａは下記の
とおりである。

ｔ　ｐｄ　（σｔ／　２　（Ｎ　＋　３　’、）　・・
・・・・・・・（３）前記条件は、ただ１つの連鎖にた
だ１つの伝ばんが存在することにより、条件（１）より
も係数２％だけ有効係数が少ないことが分るであろう。

しかし、連鎖３０のゲート３１のブロッキングは正確に
同時に起らないという事実により特別なスキャツタリン
が発生する。

【図面の簡単な説明】

第１図はこの発明の第１の実施態様にもとづくタイム・
ディジタル変換器の線図、 第２図はこの発明の好ましい実施態様にもとづくタイム
・ディジタル変候器の線図、そして第３図はこの発明の
さらに他の実施態様にもとづく変換器の線図である。 １０．１５．２０．２’５．３０・・・連釦、１１゜１
６．２１．２３．３１．３３・・・ゲート、１２゜１７
　、２２　、２７　、３２　、３７・・・入力端、１９
゜２９．３９・・・符号化回路、２’Ｏｂ・復号回路、
２４、　、２８・・・スイッチング回路、２０ａ、２５
ａ・連続ゲート 手続ネ山ＪＦ　’ｒ″！：： 昭和６０年　６月２０日 特許庁長官　足、ミＹイ　学　殿 １、　事件の表示 昭和６０年特許願第０９８”１３８号　、２、　発明の
名称 超高速タイム・ディジタル変換器 ３、　補正をする者 事件どの関係：’Ｍも′［出願人 名　称　サンドル・ナショナル・ドウ・う・ルシエルシ
ュ・シャンティフィック ４、　代理人 （１）、（２）共に別紙の通り（イ！し、丙３１ユか更
２し）。

Claims (1)

1. 【特許請求の範囲】 ■）１枚の同一集積回路基板上に形成され連鎖の一端に
   おいて受け取られた起動信号を前記述釦を通過して伝ぼ
   んせしめるゲートの連鎖と、起動信号が通過したゲート
   の数が起動信号が受取られた時間と停止信号が受け取ら
   れた時間との間に経過した時間の線形関数になるように
   停止信号の受け取りと同時に連鎖の状態をロックするた
   め連鎖のゲートに接続された出力を有するロッキング回
   路とを具備することを特徴とする超高速タイム・ディジ
   タル変換器（以下単に変換器という）。 ２）前記ロッキング回路は同一の集積回路基板上に形成
   されかつその一］ｉＣおいて停止信号が受け取られる第
   ２のゲート連鎖（ａ　５ｅｒｏｎｄ　ｃｈａｉｎｏｆ　
   ｇａｔｅｓ）を具備し、前記２つの連鎖は第１の連鎖に
   沿って伝１・′ｌ：んする起動信号と第２の連鎖に沿っ
   て伝ばんする停止信号とが和会したときに前記２つの連
   鎖のうちの少くも１つの連鎖のゲートの状態がロックさ
   れるように第１の連鎖のゲートと第２の連鎖のゲートと
   の間にリンクを有する平行経路を形成することを特徴と
   する特許請求の範囲の第１項に記載の変換器。 ３）前記変換器は、前記ゲートの条件の関数であるディ
   ジタル測定値の供給するため、前記連鎖の少くも１つの
   連鎖のゲートに接続された人力を有する符号化手段を具
   備することを特徴とする特許請求の範囲第１項に記載の
   変換器。 ４）起動信号および停止信号は同一方向に伝ばんせしめ
   られ、第１の連鎖のゲートを通過する伝ばんの時間は第
   ２の連鎖のゲートを通過する伝ばんの時間より大である
   ことを特徴とする特許請求の範囲第２項に記載の変換器
   。 ５）起動信号および停止信号は反対方向に伝ばんせしめ
   られることを特徴とする特許請求の範囲第２項記載の変
   換器。 ６）連鎖の各ゲートはそれぞれの回路と組をなしく　ａ
   Ｓｓｏｃｉａｔｅｄ　ｔｏ　’）　１つのゲートを形成
   し、この形成されたゲートの第１の入力は起動信号の前
   記ゲート通過に応答して回路をロックするべく連鎖の組
   のゲート（ａｓＳｏｃｉａｔｅｄ　ｇａｔｅ　）　Ｋ接
   続され、前記ゲートの第２の人力は停止信号を受取るべ
   く接続され、又前記ゲートの１つの出力は起動信号が前
   記ゲートを未だ通過して進んでいないとき停止信号に応
   答して前記ゲートをブロックすべく連鎖の組のゲートに
   接続きれていることを特徴とする特許請求の範囲第１項
   に記載の変換器。 ７）停止信号は連鎖の組になっているゲート回路の＠２
   の入力に平行に印加されることを特徴とする特許請求の
   範囲第２項に記載の変換器。