JPS6024975B2 - 高速信号比較器 - Google Patents
高速信号比較器Info
- Publication number
- JPS6024975B2 JPS6024975B2 JP54091643A JP9164379A JPS6024975B2 JP S6024975 B2 JPS6024975 B2 JP S6024975B2 JP 54091643 A JP54091643 A JP 54091643A JP 9164379 A JP9164379 A JP 9164379A JP S6024975 B2 JPS6024975 B2 JP S6024975B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison data
- shift
- shift register
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Logic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明はフェールセーフ手法による高速信号比較器に関
するものである。
するものである。
最近各分野でマイクロコンピュータなどを応用利用した
装置が多く出回ってきているが、特に信号の分野におい
ては、信頼性を重視するため、装置を２重化して全く同
一の動作を行なわせ、さらに高速に動作する両系の信号
を比較するという必要が生じてきた。
装置が多く出回ってきているが、特に信号の分野におい
ては、信頼性を重視するため、装置を２重化して全く同
一の動作を行なわせ、さらに高速に動作する両系の信号
を比較するという必要が生じてきた。
しかるに、従来の技術においては、高速に動作する信号
比較器は一般のＩＣ素子にみられるように既に開発され
ているものの、２信号が不一致の場合、自動的に故障検
知をして安全側に動作させる、いわゆるフェールセーフ
性は考慮されておらず、一方、フェ−ルセーフ性を有す
る論理素子は開発されているものの、高速に動作しない
というのが現状である。
比較器は一般のＩＣ素子にみられるように既に開発され
ているものの、２信号が不一致の場合、自動的に故障検
知をして安全側に動作させる、いわゆるフェールセーフ
性は考慮されておらず、一方、フェ−ルセーフ性を有す
る論理素子は開発されているものの、高速に動作しない
というのが現状である。
本発明は以上の点に鑑み、このような問題を解決すべく
なされたもので、その目的は簡単な構成によって、高速
に動作する信号を比較し、その信号の一瞬の不一致をフ
ェール・セーフ的に検出記憶することができ、また、比
較回路の素子故障についてもフェール・セーフ的に検出
することができる高速信号比較器を提供することにある
。
なされたもので、その目的は簡単な構成によって、高速
に動作する信号を比較し、その信号の一瞬の不一致をフ
ェール・セーフ的に検出記憶することができ、また、比
較回路の素子故障についてもフェール・セーフ的に検出
することができる高速信号比較器を提供することにある
。
このような目的を達成するため、本発明は、第１および
第２の比較データ信号入力とタイミング信号の論理積に
基づいて右シフトパルスを発生する第１のゲート回路と
、上記第２および第１の比較データ信号入力とタイミン
グ信号の論理積に基づいて左シフトパルスを発生する第
２のゲート回路と、上記第１および第２のゲート回路の
出力によって制御されるシフトレジスタと、このシフト
レジスタの出力を入力とし上記第１および第２の比較デ
ータの切替りと同じ周波数の信号の有無を検出する検出
回路とを備えてなるようにしたものである。以下、図面
に基づき本発明の実施例を詳細に説明する。
第２の比較データ信号入力とタイミング信号の論理積に
基づいて右シフトパルスを発生する第１のゲート回路と
、上記第２および第１の比較データ信号入力とタイミン
グ信号の論理積に基づいて左シフトパルスを発生する第
２のゲート回路と、上記第１および第２のゲート回路の
出力によって制御されるシフトレジスタと、このシフト
レジスタの出力を入力とし上記第１および第２の比較デ
ータの切替りと同じ周波数の信号の有無を検出する検出
回路とを備えてなるようにしたものである。以下、図面
に基づき本発明の実施例を詳細に説明する。
第１図は本発明による高速信号比較器の一実施例を示す
構成図である。図において、Ａ，Ｂは比較データ、ＴＦ
はタイミング信号であるクロックパルスＣＰ，，ＣＰ２
，ＣＰ３，ＣＰ４を発生するタイミング作成部、ＳＲは
２ビット構成によるライト・レフト・シフトレジス夕（
以下、シフトレジスタと略称する）、Ｃはライト・シフ
トのシフトパルス入力、Ｄはしフト・シフトのシフトパ
ルス入力を示し、Ｅは右側のビットの出力（出力信号）
を示す。Ｇ，はライト・シフトパルスを発生させるため
のアンド・オアゲート回路で、タイミング作成部ＴＦか
らのクロックパルスＣＰ，と比較データＡの入力との論
理積をとるアンドゲートＡＮＤ，と、タイミング作成部
汀ＦからのクロックパルスＣＰ２とィンバータ…Ｖを介
して入力される比較データＢの入力との論理積をとるア
ンドゲートＡＮＤ２およびこれら各アンドゲートＡＮＤ
，，ＡＮＤ２の各出力を入力とするオアゲートＯＲ，と
からなり、このオアゲートＯＲ，の出力はシフトレジス
タＳＲの右シフトパルス入力Ｃとして供聯合されるよう
に構成されている。Ｇ２はしフト・シフトパルスを発生
させるためのアンド・オアゲート回路で、タイミング作
成部汀ＦからクロックパルスＣＰ３と比較データＢの入
力との論理積をとるアンドゲートＡＮＤ３とタイミング
作成部ＴＦからクロックパルスＣＰ４とィンバータＩＮ
Ｖ２を介して入力される比較データＡの入力との論理積
をとるアンドゲートＭＮＤ４およびこれら各アンドゲー
トＡＮＤ３，ＡＮＤ４の各出力を入力とするオアゲート
ＯＲ２とからなり、このオアゲートＯＲ２の出力はシフ
トレジスタＳＲの左シフトパルス入力Ｄとして供給され
るように構成されている。ＤＥＴはデータの切替り周期
の信号の有無を検出する検出回路で、シフトレジスタＳ
Ｒのパルス出力を増幅する増幅器ＡＭＰと、この増幅器
ＡＭ円の出力を入力とし２次側に交流信号を取り出す変
成器Ｔと、この変成器Ｔの出力を整流する整流回路ＲＥ
Ｃおよびこの整流回路ＲＥＣの出力によって駆動される
リレーＲＬとから構成されている。
構成図である。図において、Ａ，Ｂは比較データ、ＴＦ
はタイミング信号であるクロックパルスＣＰ，，ＣＰ２
，ＣＰ３，ＣＰ４を発生するタイミング作成部、ＳＲは
２ビット構成によるライト・レフト・シフトレジス夕（
以下、シフトレジスタと略称する）、Ｃはライト・シフ
トのシフトパルス入力、Ｄはしフト・シフトのシフトパ
ルス入力を示し、Ｅは右側のビットの出力（出力信号）
を示す。Ｇ，はライト・シフトパルスを発生させるため
のアンド・オアゲート回路で、タイミング作成部ＴＦか
らのクロックパルスＣＰ，と比較データＡの入力との論
理積をとるアンドゲートＡＮＤ，と、タイミング作成部
汀ＦからのクロックパルスＣＰ２とィンバータ…Ｖを介
して入力される比較データＢの入力との論理積をとるア
ンドゲートＡＮＤ２およびこれら各アンドゲートＡＮＤ
，，ＡＮＤ２の各出力を入力とするオアゲートＯＲ，と
からなり、このオアゲートＯＲ，の出力はシフトレジス
タＳＲの右シフトパルス入力Ｃとして供聯合されるよう
に構成されている。Ｇ２はしフト・シフトパルスを発生
させるためのアンド・オアゲート回路で、タイミング作
成部汀ＦからクロックパルスＣＰ３と比較データＢの入
力との論理積をとるアンドゲートＡＮＤ３とタイミング
作成部ＴＦからクロックパルスＣＰ４とィンバータＩＮ
Ｖ２を介して入力される比較データＡの入力との論理積
をとるアンドゲートＭＮＤ４およびこれら各アンドゲー
トＡＮＤ３，ＡＮＤ４の各出力を入力とするオアゲート
ＯＲ２とからなり、このオアゲートＯＲ２の出力はシフ
トレジスタＳＲの左シフトパルス入力Ｄとして供給され
るように構成されている。ＤＥＴはデータの切替り周期
の信号の有無を検出する検出回路で、シフトレジスタＳ
Ｒのパルス出力を増幅する増幅器ＡＭＰと、この増幅器
ＡＭ円の出力を入力とし２次側に交流信号を取り出す変
成器Ｔと、この変成器Ｔの出力を整流する整流回路ＲＥ
Ｃおよびこの整流回路ＲＥＣの出力によって駆動される
リレーＲＬとから構成されている。
ここで、上記増幅器ＡＭＰはスイッチング機能とィンバ
ータ機能を備えている。第２図は第１図の動作説明図で
、ＣＧはデータ一切替り時点を示したものであり、Ｆは
“１”，“１”で比較データ−Ａ，Ｂ−敦のとき、Ｇは
“０”，“０”で比較データ−Ａ，Ｂ一致のときのシフ
トレジスタＳＲの出力信号Ｅの態様を示すものである。
ータ機能を備えている。第２図は第１図の動作説明図で
、ＣＧはデータ一切替り時点を示したものであり、Ｆは
“１”，“１”で比較データ−Ａ，Ｂ−敦のとき、Ｇは
“０”，“０”で比較データ−Ａ，Ｂ一致のときのシフ
トレジスタＳＲの出力信号Ｅの態様を示すものである。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
まず、タイミング信号であるクロックパルスＣＰ，〜Ｃ
Ｐ４は第２図に示すように、比較データＡ，Ｂが切替る
までにそれぞれ１発づつ発生する。今、仮りに、比較デ
ータＡ，Ｂのデータ−が“１”側で一致していると仮定
すれば、クロックパルスＣＰ，が発生時にアンド・オア
ゲート回路Ｇ，により、ライト側のシフトパルスがシフ
トレジスタＳＲに加えられる。
Ｐ４は第２図に示すように、比較データＡ，Ｂが切替る
までにそれぞれ１発づつ発生する。今、仮りに、比較デ
ータＡ，Ｂのデータ−が“１”側で一致していると仮定
すれば、クロックパルスＣＰ，が発生時にアンド・オア
ゲート回路Ｇ，により、ライト側のシフトパルスがシフ
トレジスタＳＲに加えられる。
そして、シフトレジス夕ＳＲには左側レジスタに“１”
あり、右側のレジスタに“０”という値が記憶されてい
れば、先のライト・シフトパルスにより“１”信号が右
側のレジスタにシフトされるので、右側のレジスタの出
力信号、すなわちシフトレジスタＳＲの出力信号Ｅは“
０”から“１”に変化する。つぎに、クロックパルスＣ
Ｐ３が発生時にアンド・オアゲート回路Ｇ２によりレフ
ト側のシフトパルスが発生するので、シフトレジスタＳ
Ｒにおける“１”信号は右側のレジスタから左側のレジ
スタにシフトする。その結果、出力信号Ｅは“１”から
“０”に変化する。この態様を第２図Ｆに示す。一方、
比較データＡ，Ｂデータ−が“０”側で一致していると
すれば、クロックパルスＣＰ２の発生時に左側から右側
への“１”信号のシフトが行なわれ、シフトレジスタＳ
Ｒの出力信号Ｅは“０”から“１”に変化する。
あり、右側のレジスタに“０”という値が記憶されてい
れば、先のライト・シフトパルスにより“１”信号が右
側のレジスタにシフトされるので、右側のレジスタの出
力信号、すなわちシフトレジスタＳＲの出力信号Ｅは“
０”から“１”に変化する。つぎに、クロックパルスＣ
Ｐ３が発生時にアンド・オアゲート回路Ｇ２によりレフ
ト側のシフトパルスが発生するので、シフトレジスタＳ
Ｒにおける“１”信号は右側のレジスタから左側のレジ
スタにシフトする。その結果、出力信号Ｅは“１”から
“０”に変化する。この態様を第２図Ｆに示す。一方、
比較データＡ，Ｂデータ−が“０”側で一致していると
すれば、クロックパルスＣＰ２の発生時に左側から右側
への“１”信号のシフトが行なわれ、シフトレジスタＳ
Ｒの出力信号Ｅは“０”から“１”に変化する。
また、クロックパルスＣＰ４の発生時に右側から左側へ
の“１”信号のシフトが行なわれ、シフトレジスタＳＲ
の出力信号Ｅは“１”から“０”に変化する。この態様
を第２図Ｇに示す。このように回路が正常で、比較デー
タＡ，Ｂ両データ一の動作が一致していれば、データ一
の切替りと同じ周波数のパルスがシフトレジスタＳＲの
出力に得られるので、この出力信号Ｅを検出回路ＤＥＴ
の増幅器ＡＭＰで増幅し、変成器Ｔによる電磁結合を介
して得られる交流信号を整流回路ＲＥＣで整流してリレ
ーＲＬに加えれば、リレーＲＬは常時打上している。
の“１”信号のシフトが行なわれ、シフトレジスタＳＲ
の出力信号Ｅは“１”から“０”に変化する。この態様
を第２図Ｇに示す。このように回路が正常で、比較デー
タＡ，Ｂ両データ一の動作が一致していれば、データ一
の切替りと同じ周波数のパルスがシフトレジスタＳＲの
出力に得られるので、この出力信号Ｅを検出回路ＤＥＴ
の増幅器ＡＭＰで増幅し、変成器Ｔによる電磁結合を介
して得られる交流信号を整流回路ＲＥＣで整流してリレ
ーＲＬに加えれば、リレーＲＬは常時打上している。
つぎに、比較データ一Ａが“１”信号、比較データ一Ｂ
が“０”信号で不一致した場合の動作について説明する
。
が“０”信号で不一致した場合の動作について説明する
。
まず、クｏックパルスＣＰ，の時期にはアンド・オアゲ
ート回路○，によりライト方向のシフトパルスが通常通
り発生していて、“１”信号はシフトレジスタＳＲの左
側レジスタより右側レジスタヘシフトするが、さらに次
のクロツクパルスＣＰ２の時期にもアンド・オアゲート
回路Ｇ，によりライト方向のシフトパルスが発生するの
で、“１”信号はシフトレジスタＳＲの左側レジス夕に
よりおし出されてしまい、左，右両レジスタとも“０”
信号となる。そして、以後、比較データＡ，Ｂのデータ
一の比較動作が一致して左・右のシフトパルスは正規に
発生しても、シフトレジスタＳＲには“１”信号が存在
しないので、出力信号Ｅにはパルスが発生せず、不一致
があったことが記憶される。そして、検出回路ＤＥＴは
動作せず、やがて最終リレーＲＬは落下してデータ一Ａ
，Ｂの信号の不一致を知ることができる。また、比較デ
ータ一Ａが“０”信号、比較データ一Ｂが“１”信号で
不一致した場合には、アンド・オアゲート回路Ｇ２から
しフト・シフトパルスがクロツクパルスＣＰ３とＣＰ４
のタイミングで２ケ発生することとなり、この場合も“
１”信号がシフトレジスタＳＲから消滅してリレーＲＬ
が落下し、不一致が検出される。
ート回路○，によりライト方向のシフトパルスが通常通
り発生していて、“１”信号はシフトレジスタＳＲの左
側レジスタより右側レジスタヘシフトするが、さらに次
のクロツクパルスＣＰ２の時期にもアンド・オアゲート
回路Ｇ，によりライト方向のシフトパルスが発生するの
で、“１”信号はシフトレジスタＳＲの左側レジス夕に
よりおし出されてしまい、左，右両レジスタとも“０”
信号となる。そして、以後、比較データＡ，Ｂのデータ
一の比較動作が一致して左・右のシフトパルスは正規に
発生しても、シフトレジスタＳＲには“１”信号が存在
しないので、出力信号Ｅにはパルスが発生せず、不一致
があったことが記憶される。そして、検出回路ＤＥＴは
動作せず、やがて最終リレーＲＬは落下してデータ一Ａ
，Ｂの信号の不一致を知ることができる。また、比較デ
ータ一Ａが“０”信号、比較データ一Ｂが“１”信号で
不一致した場合には、アンド・オアゲート回路Ｇ２から
しフト・シフトパルスがクロツクパルスＣＰ３とＣＰ４
のタイミングで２ケ発生することとなり、この場合も“
１”信号がシフトレジスタＳＲから消滅してリレーＲＬ
が落下し、不一致が検出される。
つぎに第１図に示す実施例における回路の素子が損傷し
た場合における判定動作について説明する。
た場合における判定動作について説明する。
まず、タイミング作成部ＴＦが損傷してクロックパルス
（タイミング信号）ＣＰ，〜ＣＰ４が発生しなくなった
場合には、シフトパルスが発生しなくなり、シフトレジ
スタＳＲの出力信号Ｅのパルスが発生しなくなるので、
リレーＲＬは落下し、“不一致有り”と判定する。つぎ
に、シフトレジスタＳＲが損傷した場合には、出力信号
Ｅのパルスが発生しなくなるのでリレーＲＬは落下し、
“不一致有り”と判定する。つぎに、アンド・オアゲー
ト回路Ｇ，，Ｇ２が損傷した場合でも、上記の場合と同
様になるが、特にゲートスルーの故障が生じ、データ−
信号が“０”であるにもかかわらず、タイミング信号（
クロツクパルス）がそのままもれて現われた場合には、
左・右シフトパルスに加，不足が生じ、その結果、シフ
トレジスタＳＲには“１”信号が外に押し出されてしま
うので、リレーＲＬは落下し、“不一致有り”と判定す
る。
（タイミング信号）ＣＰ，〜ＣＰ４が発生しなくなった
場合には、シフトパルスが発生しなくなり、シフトレジ
スタＳＲの出力信号Ｅのパルスが発生しなくなるので、
リレーＲＬは落下し、“不一致有り”と判定する。つぎ
に、シフトレジスタＳＲが損傷した場合には、出力信号
Ｅのパルスが発生しなくなるのでリレーＲＬは落下し、
“不一致有り”と判定する。つぎに、アンド・オアゲー
ト回路Ｇ，，Ｇ２が損傷した場合でも、上記の場合と同
様になるが、特にゲートスルーの故障が生じ、データ−
信号が“０”であるにもかかわらず、タイミング信号（
クロツクパルス）がそのままもれて現われた場合には、
左・右シフトパルスに加，不足が生じ、その結果、シフ
トレジスタＳＲには“１”信号が外に押し出されてしま
うので、リレーＲＬは落下し、“不一致有り”と判定す
る。
また、検出回路ＤＥＴが損傷した場合には、いずれもリ
レーＲＬが落下する方向に動作するので、“不一致有り
”と判定する。このように、高速に動作する信号の一瞬
の不一致をフェール・セーフ的に検出記憶することがで
きると共に、比較回路の素子故障についても不一致検出
側が作動してフェール・セーフ的に検出することができ
る。
レーＲＬが落下する方向に動作するので、“不一致有り
”と判定する。このように、高速に動作する信号の一瞬
の不一致をフェール・セーフ的に検出記憶することがで
きると共に、比較回路の素子故障についても不一致検出
側が作動してフェール・セーフ的に検出することができ
る。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、一般のＩＣ素子を使用しなが
ら高速に動作する信号の一瞬の不一致をフェール・セー
フ的に検出、記憶するようにした簡単な構成によって、
高速に動作する信号を比較し、その信号の一瞬の不一致
をフェール・セーフ的に検出記憶することができるので
、実用上の効果は極めて大である。
な手段を用いることなく、一般のＩＣ素子を使用しなが
ら高速に動作する信号の一瞬の不一致をフェール・セー
フ的に検出、記憶するようにした簡単な構成によって、
高速に動作する信号を比較し、その信号の一瞬の不一致
をフェール・セーフ的に検出記憶することができるので
、実用上の効果は極めて大である。
また、比較回路の素子故障についてもフェール・セーフ
的に検出することができるという点においても極めて有
効である。
的に検出することができるという点においても極めて有
効である。
第１図は本発明による高速信号比較器の一実施例を示す
構成図、第２図は第１図の動作説明図である。 ＴＦ・…・・タイミング作成部、Ａ，Ｂ・・・・・・比
較データ−、Ｇ，，○２・・・・・・アンド・オアゲー
ト回路、ＳＲ・・・・・・シフトレジスタ、ＤＥＴ・・
・・・・検出回路。 第１図第２図
構成図、第２図は第１図の動作説明図である。 ＴＦ・…・・タイミング作成部、Ａ，Ｂ・・・・・・比
較データ−、Ｇ，，○２・・・・・・アンド・オアゲー
ト回路、ＳＲ・・・・・・シフトレジスタ、ＤＥＴ・・
・・・・検出回路。 第１図第２図
Claims (1)
- １ 第１および第２の比較データ信号入力とタイミング
信号の論理積に基いて右シフトパルスを発生する第１の
ゲート回路と、前記第２および第１の比較データ信号入
力とタイミング信号の論理積に基いて左シフトパルスを
発生する第２のゲート回路と、前記第１および第２のゲ
ート回路の出力によつて制御されるシフトレジスタと、
このシフトレジスタの出力を入力とし前記第１および第
２の比較データの切替りと同じ周波数の信号の有無を検
出する検出回路とを備えてなることを特徴とする高速信
号比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54091643A JPS6024975B2 (ja) | 1979-07-20 | 1979-07-20 | 高速信号比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54091643A JPS6024975B2 (ja) | 1979-07-20 | 1979-07-20 | 高速信号比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5617444A JPS5617444A (en) | 1981-02-19 |
| JPS6024975B2 true JPS6024975B2 (ja) | 1985-06-15 |
Family
ID=14032199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54091643A Expired JPS6024975B2 (ja) | 1979-07-20 | 1979-07-20 | 高速信号比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024975B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258249A (ja) * | 1987-04-09 | 1988-10-25 | ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 自動車ブレーキ装置用の弁 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797330B2 (ja) * | 1985-07-02 | 1995-10-18 | 日本信号株式会社 | 診断回路 |
-
1979
- 1979-07-20 JP JP54091643A patent/JPS6024975B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258249A (ja) * | 1987-04-09 | 1988-10-25 | ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 自動車ブレーキ装置用の弁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5617444A (en) | 1981-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3646455A (en) | Phase-detecting circuit | |
| US4527080A (en) | Digital phase and frequency comparator circuit | |
| US4317053A (en) | High speed synchronization circuit | |
| JPS6024975B2 (ja) | 高速信号比較器 | |
| US4082218A (en) | Potential failure detecting circuit having improved means for detecting transitions in short duration signals | |
| JPH0393063A (ja) | パルス検出回路 | |
| JPH023576B2 (ja) | ||
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| SU1360522A1 (ru) | Устройство дл защиты мостового преобразовател | |
| SU792457A1 (ru) | Реле напр жени | |
| JPS604328A (ja) | 集積回路 | |
| SU734692A1 (ru) | Устройство дл определени неисправного канала | |
| SU1410171A1 (ru) | Устройство дл защиты синхронной машины от асинхронного режима | |
| JPS6364565A (ja) | 半導体変換器のゲ−トパルス欠相検出回路 | |
| JPH04140013A (ja) | 三相入力欠相検出方法および三相入力欠相検出装置 | |
| JPS6032401B2 (ja) | 後退検知回路 | |
| JPS62299135A (ja) | 回線切替方式 | |
| JPH01282948A (ja) | バイポーラ信号比較回路 | |
| JPH0642277Y2 (ja) | 情報入力装置 | |
| JPS6141426B2 (ja) | ||
| JPS62128634A (ja) | クロツク信号の異常検出回路 | |
| JPS643381B2 (ja) | ||
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| JPS58112426A (ja) | 交流電源の並列運転方法 | |
| JPS6077601A (ja) | 自動列車制御装置 |