JPS60241353A

JPS60241353A - 符号変換方式

Info

Publication number: JPS60241353A
Application number: JP9827084A
Authority: JP
Inventors: Keiichi Yamauchi; 慶一山内
Original assignee: Pioneer Corp; Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1984-05-16
Filing date: 1984-05-16
Publication date: 1985-11-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、データを記録媒体へ高密度記録した帯域制限
された伝送系において伝送せしめるに際してなされる符
号変換の方式に関する。

背景技術磁気テープや磁気ディスク更には光学式ディスク等の記
録媒体にデータを高密度で記録或いは伝送するために各
種変調方式が提案され実用化されている。これら各種変
調方式、特に他の方式に比して高密度で記録できる方式
は、データ列を連続するｍビット毎のブロックに区分し
て各ブロックにおけるｍビットの２進符号をｍビットの
２進符号に変換する符号変換と符号変換後に得られる２
進符号列を基本的な変調方式であるＮＲＺＩ　（Ｎｏｎ
−Ｒａｔｕ、ｒｎ　ｔｏ　Ｚｅｒｏ　Ｉａｖｔｒｙｇ　
）或いはＮＲＺで変調することとの組み合わせとして扱
うことができる〇一般に、記録媒体に高密度で記録するための変調方式に
は次の各条件を満たすことが要求される。

（１）変調後に得られる記録媒体への書込み信号波形の
最小反転間隔（以下Ｔｍ　ｉ　ｎと記す。）が長くかつ
最大反転間隔（以下Ｔｍａｘと記す。）が短いこと。Ｔ
ｒ！ＬＬｒＬが長いと隣接した反転の干渉が小さくなっ
て高密度化が可能となり、また、ＴｍαＸが短いと自己
同期が容易となる〇（＋Ｄ　記録媒体から再生された信号からの記録ピント
の検出に使うことのできる時間である検出窓幅（以下Ｔ
Ｗと記す。）が広いこと。磁気記録においては再生信号
波形のピーク検出によって記録ビットの検出がなされる
が、ＴＷはピーク位置のズレの許容値となるのでＴＷが
広い方が高密度記録に適する。また、レーザ光による記
録再生装置ではＴＷが広いと検出位置のズレの許容範囲
が広くなると共に検出点での振幅が大きくなって雑音余
裕度が大きくなる。

（ｉｉＤ　変調後に得られる記録媒体への書込み信号に
直流及び低周波成分が存在しないこと。直流及び低周波
成分を伝送できない伝送系を有する装置においてはこれ
らの成分を含む信号の波形が歪むことになる。また、レ
ーザ光による記録再生装置ではこれらの成分がサーが系
の信頼性を低下させる。

逆に、これらの成分が存在しなければ）・イＡスフィル
タによって混入した低周波の雑音やドリフトを除去する
ことが可能となる。

従来提案されてきた変調方式で（＋）の条件を満たすも
のとしてＭＦＭ　（Ｍｏｄｉｆｉｅｄ　Ｆｆｅｑｕｔｒ
ＬｃｙＭｏｃｌｔＬ、Ｌａｔ　ｉ　ｏ１′Ｌ）方式が知
られている。このＭＦＭ方式における符号変換は第１表
の如き変換表に基づいてなさる。すなわち、例えば第１
図（５）に示す如き入力データビット系列における各ピ
ッ）ｄ。

が１つ前のピッ）ｊ、の状態によって２ビツトの２進符
号α。ｈｏに変換されて同図（ハ）に示す如き符号系列
が得られる。得られた符号系列がＮＲ，ＺＩによって変
調されて同図０に示す如き書込み信号Ｓ１が得られる。

ここで、以上の如くして得られた書込み信号における直
流成分を見積るために累積電荷をめることとする。累積
電荷は、正の最小ノ々ルス幅に対して＋１１負の最小ノ
ヤルス幅に対して−１、その２倍の・母ルス幅に対して
±２というように電荷を仮定し、これを計数して得られ
る。この累積電荷の大小によシ直流成分の量を見積るこ
とができる。

今、第１図０に示した書込み信号において入力データ系
列”０１１０”に対応する部分における高レベルの区間
の合計がＩＴでありかつ低レベルの区間の合計が３Ｔと
なっているので累積電荷は−２となる。尚、Ｔはデータ
ビット転送速度の逆数（ビット周期）を示す。従り・て
、入力データ系列が”０１１０”の連続であるような場
合には累積電荷は負の無限大になシ得、直流成分が存在
する場合が生じることとなる。

尚、ＭＦＭ方式においては入力データビット系列を次の
５種類の系列に分類することができる。

（α）　°”００″ （ＩＩ）　”０１・・・・・・１０”（連続する１の個
数：奇数）（ｔｙ）　”　０１・・・・・・１０ｎ（連
続する１０個数：偶数）＠）　”１・・・・・・１″″
　（連続する１の個数：奇数）（＄）　”１・・・・・
・１”　（連続する１０個数：偶数）以上の５種類の系
列のうち（ｃ）の系列に対応する書込み信号のみに直流
成分が生じる。

そこで、書込み信号に直流成分が生じない変調方式トし
テＭ２（Ｍｏｄｉ　ｆｉ　ｅｃｔ　Ｍｉ　ｌ　ｔｇｒ　
）方式、ＺＭ（Ｚｅｒｏ　Ｍｏｃｌｕ、１ａｔｉｏｎ　
）方式、特開昭５５−１５０１１０号公報に開示されて
いる方式（以下、Ｍ方式と称す）等が提案されている。

これらの各方式においては（Ｃ）の系列に対する符号変
換に改良が加えられている。すなわち、先づＭ２方式に
おいてはＭＦＭ方式とほぼ同様な変換がなされるが、ビ
ット″ｏ”の後に偶数個のピッド１″′が連続しかつそ
のピッ）　１１０７７までの累積電荷が零でない場合は
、最後のピッド′１”には非反転を対応させるような変
換がなされる。例えば、第２図（ト）に示す如き入力デ
ータビット系列における各ビットは同図（ハ）に示す如
く２ビツトの２進符号に変換される。得られた符号系列
がＮＲＺＩによって変調されて同図０に示す如き書込み
信号Ｓ２が得られる。同図０から明らかな如＜　Ｍ２方
式においては書込み信号の累積電荷が零となって直流成
分は発生しない。ところが、と　。

のＭ２方式においてはＴ７７ＬαＸが３Ｔとなり、ＭＦ
ＭにおけるＴｍａｘ（２Ｔ）に比して長いという欠点が
ある。

次に、ＺＭ方式においては累積電荷が±３を越えないよ
うに入力データビット系列が１ビツト毎に２ビツトの２
進符号に変換され、得られた符号系列がＮＲＺ　Ｉによ
って変調される。例えば、入力データビット系列が第３
図（５）に示す如くなったとき同図（ハ）に示す如く各
ビットが２ビツトの２進符号に変換される。得られた符
号系列がＮＲＺＩによって変調されて同図０に示す如き
書込み信号Ｓ３が得られる。このＺＭ方式においても累
積電荷が零となって直流成分は発生しない。ところが、
このＺＭ方式においてはルックアヘッドノｅリティすな
わち変換しようとするデータビットから次に現われるデ
ータピッ）”Ｏ’までのデータピント系列中のビット″
′１＃を計数した値が必要なため記憶容量の大きいメモ
リが必要となって変調器の回路規模が大きくなるという
欠点がある。

次に、Ｍ方式においては入力データビット系列が第４図
（５）に示す如くなったとき同図（ハ）に示す如く各ビ
ットが２ビツトの２進符号に変換される。

得られた符号系列がＮＲＺＩによって変調されて同図０
に示す如き書込み信号Ｓ４が得られる。このＭ方式にお
いては累積電荷が零となって直流成分は発生しないが、
Ｔｍｉルが帆５ＴとなってＭＰ’Ｍ方式におけるＴｍ　
ｉ　ｎ　（ｌ　Ｔ　）に比して短いという欠点がある。

発明の概要そこで、本発明の目的はＴｒｎａｘ及びＴ１′ｒＬｉｎ
がＭＦＭと同等であシかつ得られる書込み信号に直流成
分が存在せずかつ変復調器の回路規模を小さくすること
ができる符号変換方式を提供することである。

本発明による符号変換方式は、入力データ２ツト系列に
おける各ビットを各ビット以前のビットの状態に応じて
”００”、０１”、”１０”のうちの１つのビットノや
ターンを有する２ビツトの２進符号に変換し、得られた
データ系列において１”を反転に対応させかつ０”を非
反転に対応させることを特徴としている。

実　施　例以下、本発明の実施例につき第５図乃至第１６図を参照
して詳細に説明する。

第５図において音声情報等の情報を含むデータビット系
列における各ビットが所定の周期をもって５ビツトのシ
フトレジスタ１の直列入力端子に順次印加される。シフ
トレジスタ１のシフトクロック入力端子には直列入力端
子に印加されるデータビットに同期してクロックｃ１が
クロック発生回路２よシ供給されている。このクロック
Ｃ１によってデータビットが印加される毎に順次シフト
レジスタ１に記憶される。ここで、シフトレジスタ１に
記憶された各データビットはクロックＣによっ１て最下位ビットｃｔ−２の方向に順次シフトされるもの
とする。このとき、シフトレジスタ１の並列出力端子に
導出された５ビツトの２進符号における最上位ビットｄ
＋２がＰ（Ａ）発生回路３及びＰ（ハ）発生回路４に供
給される。Ｐ（６）発生回路３においてビットｄ＋２は
ＡＮＤ（論理積）ゲートＧ１及びＯＲ（論′　埋和）ゲ
ートＧ２の一方の入力端子に印加される。

ＡＮＤゲートＧ、の出力はＤ形フリッゾフロップＦ１の
Ｄ入力端子に印加される。Ｄ形フリップフロップＦ１の
クロック入力端子にはクロック発生回路２よ多出力され
たクロックＣ１が印加されている。このＤ形フリッゾフ
ロップＦ、のＱ出力及びＱ出力がそれぞれＯＲゲートＧ
イ及びＡＮＤゲートＧ１の他方の入力端子に印加されて
いる。そして、ＯＲゲートＧ２の出力がＰ（５）発生回
路３の出力Ｐ（６）として変換回路５に供給されている
。

一方、Ｐ＠発生回路４においてピッ”＋２はＡＮＤゲー
トＧ３の一方の入力端子に直接印加されると同時にイン
バータ■ｎυを介してＡＮＤダートＧ４の一方の入力端
子に印加されている。これらＡＮＤゲートＧ３及びＧ４
の各出力はＯＲダートＧ５を介してＤ形フリッノフロッ
ゾＦ２のＤ入力端子に印加されている。Ｄ形フリッゾフ
ロッｆＦ２のクロック入力端子にはクロックＣ４が印加
されている。このＤ形フリップフロッゾＦ２のＱ出力及
びＱ出力がそれぞれＡＮＤゲートＧ及びＧ４の他方の入
力端子に印加されている。それと同時に、このＤ形フリ
ップフロッゾＦ２のＱ出力がＰ＠発生回路４の出力Ｐ＠
とじて変換回路５に供給されている。

変換回路５にはシフトレジスターの並列出力端子に導出
された５ビツトの２進符号における下位３ピツ）ｄ。、
ＬＬ−、ｄ、も供給されている。変換回路５は、例えば
第２表の如き変換表に基づいて予めデータが書込まれて
いるＲＯＭ　（読み出し専用メモリ）等で形成されてい
る。この変換回路５よりα。、ｈｏの各ピッ゛トからな
るデータが出力されて２ビツトのシフトレジスタ６の並
列入力端子に印加される。シフトレジスタ６の並列セッ
トクロック入力端子にはクロックＣ１が印加されかつシ
フトクロック入力端子にはクロックＣ１のμの周期でク
ロック発生回路２よ多出力されるクロックＣ２が印加さ
れている。このシフトレジスタ６にはクロックＣ１によ
って変換回路５の出力データが２ビット同時にセットさ
れる。その後、このシフトレジスタ６にセットされたデ
ータを形成する各ビットａ。、ｈ。

はクロックＣ２によって順次直列出力端子より出力され
て排他的論理和ゲートＧ６の一方の入力端子に印加され
る。排他的論理和ダートＧ６の出力はＤ形フリッゾフロ
ッゾＦ３のＤ入力端子に印加される。

Ｄ形フリッグフロノプＦ３のクロック入力端子にはクロ
ックＣ２が印加されている。このＤ形フリッゾフロッゾ
Ｆ３のＱ出力は排他的論理和ｆ−）Ｇ６の他方の入力端
子に印加されている。これら排他的論理和ゲートＧ６及
びＤ形フリッゾフロップＦ３によってＮＲＺＩ変調器が
形成されておシ、このＤ形フリッゾフロッ７″Ｆ３のＱ
出力が書込み信号Ｓ５として出力される。

以上の構成において、シフトレジスタ１よシＰ（６）発
生回路３に供給されるビットｄ＋２が第６図（ト）に示
す如く変化するとビットｄ、＋、及びｄ。にはそれぞれ
同図（ト）及び０に示す如くピッ”＋２よシクロツクＣ
１の１クロック分及び２クロック分遅れた変化が生じる
。

Ｐ（８）発生回路３において、ビットｄ＋２が０レート
Ｇ２の一方の入力端子に供給されているので、ビットｃ
Ｌ＋２が°′１”になると出力Ｐ（５）もｔｔｌ”とな
る。

また、Ｄ形フリッゾフロッゾＦはビット’＋２が′１”
になったのちにおける最初のクロックＣ１の発生時にセ
ット状態となる。Ｄ形フリッノフロッゾＦ１がセット状
態になると、ＡＮＤゲートＧ、の出力が低レベルになる
ので、このＤ形フリソグフロッゾＦ、はセット状態とな
ったのちにおける最初のクロックＣ４の発生時にリセッ
トされる。従って、とのＤ形フリッグフロップＦ゛はビ
ットｃｌ＋２がＩｌｌ　ｆｉｒになっているときクロッ
クＣ１が発生する毎に交互にセット状態及びリセット状
態となる。このＤ形フリップフロップＦ１のＱ出力が０
Ｒｒ−トＧ２の他方の入力端子に供給されているので、
出力Ｐ（Ａ）は第６図［Ｆ］に示す如くビ；　）’＋２
が１”から０”になりたときとの０″とこの′０″の前
のパ０”との間に存在する′１”の個数の奇偶に応じた
状態となる。

すなわち　ｔｌｏｎと“０”との間に存在する°′１″
の個数が奇数であったとき出力Ｐ（６）はピッ”＋２が
１”から０”に変化した直後に１”となる。また、逆に
ｔｔ　Ｏｎとパ０”との間に存在するＩＩ　ＩＩＩの個
数が偶数であったとき出力Ｐ（８）はピッ”＋２が“１
″から０”に変化した直後に“ｏ″となる。

また、Ｐ＠発生回路４においてはビットｄ　が＋２ＩＩ　ＩＩＩのときＤ形フリップフロップＦ２の状態は
変化しない。ビットｄ＋２がＩＩ　Ｏ、ｊｌのときＤ形
フリノゾフロップＦ２がクロックＣ４の発生時に反転す
る。従って、出力Ｐ０は第６図０に示す如くビットｄ＋
２がＩｔ　Ｏ７１のときのクロックＣ４の発生時に反転
しかつビットｄ＋２がｌ″のときには変化せず前の値が
保持されたままとなる。よって、入力データビット系列
においてビットｄ＋２以前のビットにおける′０″の個
数が奇数のとき出力Ｐ＠がパ１”となシがっ当該ｔｔ　
Ｏ７Ｆの個数が偶数のとき出力Ｐ＠がＩＩ　Ｏ１１とな
る。

これら出力Ｐ（ト）、Ｐ（Ｂｌと共にビットｄ−ｏ−Ｌ
：Ｌ−２が変換回路５に供給されると変換回路５よシ同
図０及び０にそれぞれ示す如く変化するビットａ。及び
ｈｏによって形成されるデータが出力される。この変換
回路５の出方データがＮＲＺ　Ｉ方式にょシ変調される
ことによシ書込み信号Ｓ５が得られる。

ここで、以上の如き本発明による符号器にＭＦＭ方式で
は直流成分が発生するデータビット系列すなわち＜１０
　ＩＩと°′０＃の間に”１″が偶数個存在するビット
パターンを有するデータビット系列が供給される場合に
ついて述べる。先づ、第７図（５）に示す如きビットパ
ターンを有しかつ連続する５ビツトを含むデータビット
系列がシフトレジスタ１に供給されるものとする。また
、連続する５ビツトのうちの先頭から２番目のビットま
での０″の個数が奇数であシ、連続する５ピントのうち
の先頭から３番目及び４番目のビットの変換時に出力Ｐ
＠が１″になるものとする。そうすると、第２表の如き
変換表に従ってデータを発生する変換回路５より同図（
ハ）に示す如きデータが２ビツトずつ出力されて符号変
換がなされる。この符号変換において、連続する５ビツ
トのうちの先頭から３番目以降の各ビットがそれぞれ“
１０”、”ｏｏ”ａｔ　ｌ　Ｑ　７１の２ビツトの符号
に変換され、ＭＦＭ方式とは異なる変換がなされること
となる。変換回路５の出力データがＮＲＺＩ方式による
変調を受けて同図０に示す如く直流成分を含まない書込
み信号が得られる。

次に、第８図（６）に示す如きビット・ぐターンを有し
かつ連続する５ビツトを含むデータビット系列がシフト
レジスタ１に供給されるものとする。また、この連続す
る５ビツトのうちの先頭から２番目のビットまでのパ０
″′の個数が奇数であり、連続する５ビツトのうちの先
頭から３番目及び４番目のビットの変換時に出力Ｐ（ハ
）がｕ１″になるものとする。そうすると、変換回路５
より同図（ハ）に示す如きデータが２ビツトずつ出力さ
れて符号変換がなされる。この符号変換において、連続
する５ビツトのうちの先頭から３番目及び４番目の各ビ
ットがそれぞれ°ｌ　００　Ｂ　、　Ｉｔ　１０　＃、
の２ビツトの符号に変換され、ＭＦＭ方式とは異なる変
換がなされる。

この変換回路５の出力データがＮＲＺＩ方式による変調
を受けて同図０に示す如く直流成分を含まない書込み信
号が得られる。

以上、パ０”とパ０”の間の１″の個数が２の場合につ
いて説明したが、′頴″′とｕＯ″′の間のｔｏ　１ｕ
の個数が４以上の場合について説明する。

先づ、第９図（ト）に示す如きビットノやターンを有し
かつ連続する６ビツトを含むデータビット系列がシフト
レジスタ１に供給されるものとする。また、この連続す
る６ビノトのうちの先頭のビットまでの“θ″の個数が
奇数であシ、先頭から２番目以降のＩｔ　１　’Ｊｊの
ビットの変換時に出力Ｐ（ハ）が′１″になるものとす
る。そうすると、変換回路５よシ同図（ハ）に示す如き
データが２ビツトずつ出力されて符号変換がなされる。

この符号変換においては連続する６ビノトのうちの先頭
から４番目及び５番目のピントすなわち連続する（Ｌ　
１３１のビットのうちの最後から１つ前のビット及び最
後のビットがそれぞれ１１００７＋、ｕ１０＃の２ビツ
トの符号に変換される。

この連続するＩＩ　１１１のビットのうちの最後から１
つ前のビット及び最後のビットの変換はＭＦＭ方式によ
る変換とは異なったものである。変換回路５の出力デー
タがＮＲＺＩ方式による変調を受けて同図０に示す如く
直流成分を含まない書込み信号が得られる。

ここで、第８図（５）に示す５ピントに続く１ビツトを
含めた６ビツトすなわち第１０図（５）又は第１１図（
ト）に示す如きビット・す―ンを有しがっ連続する６ビ
ツトの符号変換がなされると第１０図（ハ）又は第１１
図◎に示す如きデータが得られる。そうすると、第１０
図０又は第１１図０に示す如き書込み信号が得られ、反
転間隔が２Ｔ又は２．５ＴとなってＴｎαＸが２．５Ｔ
となる。

また、第７図及び第８図がら明らがな如くビットツクタ
ーン”　０１１０″′を有する４ビツトに対してはその
直前のビットの状態によって互いに異なる２種類の変換
がなされている。このため、復号が不可能となるような
書込み信号の発生が防止される。

すなわち、第７図四に示す如きビットノやターン”００
１１０”を有する５ビツトに対しても第８図（ハ）に示
す如き変換がなされた場合には第１２図（５）に示す如
きデータビット系列がシフトレジスタ１に供給されると
同図◎に示す如きデータが変換回路５よ多出力されて同
図０に示す如＜　２Ｔおきに反転する書込み信号が形成
され、復号が不可能となる。

また、第８図（ト）に示す如きビットツクターン”　１
０１１０　”を有する５ビツトに対しても第７図０に示
す如き変換がなされる場合には書込み信号の波形が第９
図０に示す書込み信号の波形と同様になって復号が不可
能となる。

また、第９図（へ）に示す如きビット／１’ターンすな
わち０”と”０″の間の連続する１′″の個数が４以上
の偶数であるようなビットパターンを有するビット系列
において連続する１”のうちの最後から１つ前及び最後
のｔｔ　１　ｍを第７図における符号変換の如くそれぞ
れパ１０”、”ｏｏ”に変換して第１３図（ト）に示す
如き符号列を形成すると第１３図０に示す如く書込み信
号のＴｍ１ｎが０．５　Ｔとなって好ましくない。尚、
このとき連続するａ１″のうちの最後の２ビツトのみな
らず他のビットも同様に変換して第１４図（ハ）に示す
如き符号系列を形成し同図０に示す如き書込み信号を得
ることが考えられる。かかる変換はＺＭ方式におけるも
のと同等となシ、連続する°゛ｌ″を全てラッチする大
容量のバッファが必、、要となる。

第１５図は、第５図の符号器によって符号化されたデー
タを元に戻す復号器を示している。

第１５図において、符号系列における各ビットが順次１
０ビツトのシフトレジスタ７に記憶される。

このシフトレジスタ７の並列出力は変換回路８に供給さ
れる。変換回路８は、例えば第３表の如き変換表に基づ
いて予めデータが書込まれているＲＯＭ等で形成されて
いる。この変換回路８よシ元のデータビット系列を形成
するピッ）ｄ。が出力される。

第１６図は、復号器の他の例を示しておシ、符号系列に
“おける各ビットが順次６ビツトのシフ）Ｌ／レジスタ
に記憶される。このシフトレジスタ９の並列出力すなわ
ちビットα。、ｈｏ、αＩｎ　ｈｂα２．ｂ２で形成さ
れたデータは変換回路１ｏに供給される。変換回路ｌＯ
は、シフトレジスタ９の並列出力におけるビットＩＳｏ
を元のデータビット系列を形成するビットｄ。とじて出
力すると同時に第４表の如き真理値表に従って出力ｅ及
びｅ２を発生する構成となっている。出力ｅは、シフト
レジスタ９の並列出方におけるビットｈ。に対応するフ
リップフロップのリセット入力端子及びビットｈ２に対
応するフリップフロップのセット入力端子に印加される
と同時にＯＲ機能を有するゲートＧ７を介してビットｂ
、に対応するフリップフロップのセット入力端子に印加
される。従って、この出力ｅ、が発生するとビットｈ□
　＋　’１　及ヒｈ２　ハ、七ＦＬＰｉ”Ｉ−”０”、
ｕｌ”及び１″′となる。また、出力ｅ２はシフトレジ
スタ９の並列出力ニオケルヒツトｈ。に対応するフリッ
プフロップのセット入力端子及びビットｂ２に対応する
フリップフロップのリセット入力端子に印加されると同
時にゲートＧ７を介してビット６１に対応するフリップ
フロップのセット入力端子に印加される。従って、この
出力ｅ２が発生するとビットｈ。、ｂｌ及びｈ２は、そ
れぞれｕｌ”ｕｌ”及び′ｏ＃となる。

効　果以上詳述した如く本発明による符号変換方式においては
、データビット系列における第１の値のビットをそのビ
ットよシ前のビットの状態に応じて６００”及びｕｌｏ
”のうちのいずれが一方のピットハターンを有する２ビ
ツトの２進符号に変換しかつデータピント系列における
第２の値のビットをそのビットよシ前のビットの状態に
応じて６００”。

′０１＃及びｔｔ　１０　ｍのうちのいずれか１のピッ
）ノｆターンを有する２ビツトの２進符号に変換するの
で、ＭＦＭ方式による符号変換がなされると直流成分が
生じるようなビット／Ｐターンを有するデータビット系
列に対しても直流成分が発生しないような符号変換を行
なうことができる。また、それと同時にＴｍａｘ及びＴ
ｒｎｔ、ｒＬをＭＦＭ方式と同等にすることができる。

また、本発明による符号変換方式においては連続するＩ
ｔ　１７１を全てラッチする必要がないので大容量のバ
ッファメモリ等が不要となって符号器の回路規模を小さ
くすることができることとなる。

第１表第２表第３表第４表

【図面の簡単な説明】

第１図は、ＭＦＭ方式における符号変換の一例を示す図
、第２図は　Ｍ２方式における符号変換の一例を示す図
、第３図は、ｚＭＭ方式おける符号変換の一例を示す図
、第４図は、Ｍ方式における符号変換の一例を示す図、
第５図は、本発明による斐、第６図は、第５図の装置の
動作を示す波形図、第７図乃至第１４図は第５図の装置
の作用を説明するための図、第１５図は、第５図の符号
器によって符号化されたデータを元に戻す復号器の一例
を示すブロック図、第１６図は、復号器の他の例を示す
ブロック図である。出願人　パイオニア株式会社代理人弁理士藤村元彦為９図本ｌＯ図（Ａ＋　７　０　／　／　０　０（８〕　０１００００ｔ　θ　００　１０第１１Ｉ￥１Ｃ桐　１０／ＩＱｌ（８’　Ｏｔ　００００　ｔｏ　０００）＃＞／２図（Ａ）　０　０　／　／　０　０　／　／　０（Ｂ）　
００　ｔｏ　００　１０　ＤＯ１０００１０００為１３
図（Ａ）　（１７／　／　／　／　０（Ｂ）　０００１０１’１０ｔ）０１０本！４図（Ａ）　Ｏｌ　ｌ　ｌ　Ｉ　０ＣＢ）　ＤＯ１０００ｔＯＤＯ１０＃、１５図

Claims

【特許請求の範囲】

（１）２進符号からなるデータ系列における第１の値の
ビットをそのビットよシ前のビット列の状態に応じて′
００＃及び′１０”のうちのいずれか一方のピットノ母
ターンを有する２ビツトの２進符号に変換しかつ前記デ
ータ系列における第２の値のビットをそのビットよシ前
のビット列の状態に応じて“００”、’０１”及び１０
”のうちのいずれかｌのピットノ母ターンを有する２ビ
ツトの２進符号に変換し、得られたデータ系列の′１ｎ
を反転に対応させかつｔｔ　Ｏｊｌを非反転に対応させ
ることを特徴とする符号変換方式。
（２）前記第１の値は加”でありかつ前記第２の値はｌ
”であることを特徴とする特許請求の範囲第１項記載の
符号変換方式。
（３）前記２進符号からなるデータ系列の′１”を原則
としてビットパターン″′０１”を有する２ビツトの２
進符号に変換しかつ′０”を原則として′００”及び１
１０”のうちの一方のビットパターンを有する２ビツト
の２進符号に変換し、ただし連続する５ビツトの２進符
号のピットノ母ターンがｕｏｏｌｌｏ”であシかつ前記
５ビツトの２進符号におゆる先頭から３番目のビットよ
υ前のパ０”のビットの個数が奇数であるとき前記５ビ
ツトの２進符号における先頭から３番目のビット以後の
各ビットをそれぞれ”′１０”Ｉｔ　Ｑ　Ｑ　ＩＩ、“
１０＃の各ビットパターンを有する２ビツトの２進符号
に変換し、前記５ビツトの２進符号のビットパターンが
”１０１１０”であシかつ前記５ビツトの２進符号にお
ける先頭から３番目のビットよシ前の０”のビットの個
数が奇数であるとき前記５ビツトの２進符号における先
頭から３番目及び４番目の各ビットをそれぞれ′００”
、′１０”の各ビットパターンを有する２ビツトの２進
符号に変換し、前記ビット系列において連続するル（ｒ
Ｌは４以上の偶数）個のビット全てが１”であシかり前
記ル個のビットよシ前の′０”のビットの個数が奇数の
とき前記ル個のビットのうち最後及び最後から１つ前の
各ビットをそれぞれＩＯ”。 ”００”の各ビットハターンを有する２ビツトの２進符
号に変換することを特徴とする特許請求の範囲第１項記
載の符号変換方式。