JPS60229404A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60229404A JPS60229404A JP59085020A JP8502084A JPS60229404A JP S60229404 A JPS60229404 A JP S60229404A JP 59085020 A JP59085020 A JP 59085020A JP 8502084 A JP8502084 A JP 8502084A JP S60229404 A JPS60229404 A JP S60229404A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel
- input signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は増幅回路に関し、特に入力電流が少なく、か
つ雑音発生レベルが少ない回路に係るものである。
つ雑音発生レベルが少ない回路に係るものである。
従来の増幅回路としては、第２図、第３図に示すような
回路が知られている。
回路が知られている。
第２図の回路は、ＮチャンネルＭＯ８型トランジスタＶ
ｒ１．ｂＡ２を差動増幅回路として構成したもので、ゲ
ートａｒ、ａｚ間に人力信号８Ｚが与えられる。１１は
電流源、Ｚｌ、ｚ２は負荷、１２は電源ラインである。
ｒ１．ｂＡ２を差動増幅回路として構成したもので、ゲ
ートａｒ、ａｚ間に人力信号８Ｚが与えられる。１１は
電流源、Ｚｌ、ｚ２は負荷、１２は電源ラインである。
この回路の出力は、ｕｏ ｓａヒト２フスタＭ１．Ｍ２
０ドレインから導出される。
０ドレインから導出される。
第３図の回路は、バイポーラトランジスタＱ Ｚ Ｔ
Ｑ ２のベース間に人力信号Ｓ１が与えられるもので、
各バイポーラトランジスタＱｌｒＱ２のエミッタ側には
、トランジスタＱ３ｒＱ４がそれぞれ直列に接続され、
カスコード増幅回路として構成されている。出力はトラ
ンジスタＱ ３１０４のコレクタからとりだされる。１
３社トランジスタＱ３．Ｑ４のノ（イアス源である。
Ｑ ２のベース間に人力信号Ｓ１が与えられるもので、
各バイポーラトランジスタＱｌｒＱ２のエミッタ側には
、トランジスタＱ３ｒＱ４がそれぞれ直列に接続され、
カスコード増幅回路として構成されている。出力はトラ
ンジスタＱ ３１０４のコレクタからとりだされる。１
３社トランジスタＱ３．Ｑ４のノ（イアス源である。
第２図の回路によれば、ＮチャンネルＭＯＢ型トランジ
スタＪ１．Ｍ２が入力素子として用いられている。この
ようにＮチャンネルのＭＯ８型トランジスタｄ１．Ｖｒ
２を人力素子として用いた場合、入力信号の低い周波数
領域においては、素子自体の性質に起因する物理的現象
により発生するノイズパワー、いわゆる１／ｆ雑音が大
きくなる。特にＮチャンネルのものけ、Ｐチャンネルの
ものに比べて約３倍もノイズが大きい。従って、上記の
回路は、オーディオ帯域で使用される増幅器としては不
向きである。
スタＪ１．Ｍ２が入力素子として用いられている。この
ようにＮチャンネルのＭＯ８型トランジスタｄ１．Ｖｒ
２を人力素子として用いた場合、入力信号の低い周波数
領域においては、素子自体の性質に起因する物理的現象
により発生するノイズパワー、いわゆる１／ｆ雑音が大
きくなる。特にＮチャンネルのものけ、Ｐチャンネルの
ものに比べて約３倍もノイズが大きい。従って、上記の
回路は、オーディオ帯域で使用される増幅器としては不
向きである。
第３図の回路によれば、バイポーラトランジスタＱＩＴ
Ｑ２が入力素子として用いられてい特に、入力電流が小
さい場合は、その酌響が大きくなり、人力電波を無視で
きないという開−がある。またこの回路の場合、ＰＮＰ
トランジスタ、ＮＰＮ）ランジスタの相補型トランジス
タ構成をとるが、極性の異なるトランジスタの性能を画
一化して同じ性能に製造することは、製造技術面で困難
である。
Ｑ２が入力素子として用いられてい特に、入力電流が小
さい場合は、その酌響が大きくなり、人力電波を無視で
きないという開−がある。またこの回路の場合、ＰＮＰ
トランジスタ、ＮＰＮ）ランジスタの相補型トランジス
タ構成をとるが、極性の異なるトランジスタの性能を画
一化して同じ性能に製造することは、製造技術面で困難
である。
この発明は上記の事情に鑑みてなされたもので、入力ト
ランジスタの１／ｆ雑音を低減し、かつ同波数特性を向
上し、また入力端子を無視でき入力信号を安定して導入
し増幅し得る増幅回路を提供することを目的とする。
ランジスタの１／ｆ雑音を低減し、かつ同波数特性を向
上し、また入力端子を無視でき入力信号を安定して導入
し増幅し得る増幅回路を提供することを目的とする。
この発明では、入力素子さしてＰチャンネルのＭＯ８型
トランジスタＭｌｌ、Ｍ２Ｒを用い、そのソース側にバ
イポーラトランジスタＱ１１゜Ｑ１２のエミッタを接続
し、入力端子を無視でき、かつ周波数特性がすぐれ、１
／を雑音も改善した増幅回路とするものである。
トランジスタＭｌｌ、Ｍ２Ｒを用い、そのソース側にバ
イポーラトランジスタＱ１１゜Ｑ１２のエミッタを接続
し、入力端子を無視でき、かつ周波数特性がすぐれ、１
／を雑音も改善した増幅回路とするものである。
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実＃４例であり、入力信号ＳＪｑ
、ＰチャンネルのＶＯ８型トランジスタＶｌｌ、Ｖ、１
２のゲート間に与えられる。このＭＯ８型トランジスタ
Ｖ；、１１．Ｍ２Ｒのドレインは接地市位とされ、各ソ
ースは、それぞれバイポーラトランジスタＱｌｌ、Ｑ１
２のエミッタに接続される。バイポーラトランジスタＱ
ｌｌ、Ｑ１２のベースは、バイアス電ン原２１に接続さ
れ、コレクタは、それぞれ負荷２２゜２３を介して電源
ライン２４に接続される。この回路の出力は、バイポー
ラトランジスタＱｌｌ。
、ＰチャンネルのＶＯ８型トランジスタＶｌｌ、Ｖ、１
２のゲート間に与えられる。このＭＯ８型トランジスタ
Ｖ；、１１．Ｍ２Ｒのドレインは接地市位とされ、各ソ
ースは、それぞれバイポーラトランジスタＱｌｌ、Ｑ１
２のエミッタに接続される。バイポーラトランジスタＱ
ｌｌ、Ｑ１２のベースは、バイアス電ン原２１に接続さ
れ、コレクタは、それぞれ負荷２２゜２３を介して電源
ライン２４に接続される。この回路の出力は、バイポー
ラトランジスタＱｌｌ。
Ｑ１２のコレクタから導出される。
上記の回路において、人力信号のレベルが小振幅である
場合、ＰチャンネルのＭＯ８型トランジスタＭ１１．Ｍ
２Ｒのソースの電位はほぼ一定となる。そして、ＵＯＳ
型トランジスタＭ１１．ＭＺ２に流れる電流は、成用−
電流変換係数をｆｍとすれば、出力電圧ｖＯは、ｆｍＺ
ｏＶｉとなり、増幅段の電圧利得ｖｏ／ｖ１は、ｆｍｚ
ｃ となる。
場合、ＰチャンネルのＭＯ８型トランジスタＭ１１．Ｍ
２Ｒのソースの電位はほぼ一定となる。そして、ＵＯＳ
型トランジスタＭ１１．ＭＺ２に流れる電流は、成用−
電流変換係数をｆｍとすれば、出力電圧ｖＯは、ｆｍＺ
ｏＶｉとなり、増幅段の電圧利得ｖｏ／ｖ１は、ｆｍｚ
ｃ となる。
また、入力信号のレベルが小振幅である場合は、ＮＰＮ
）ランジスタＱＩＩＩＱ１２のペース・エミッタ間電圧
はほぼ一定であるとしてよい。従って、このとき、入力
ＰチャンネルＭＯ８型トランジスタＭｌｌ、ｄ１２に流
れる電流Ｉ ）Ｊｌ ｒ Ｉ ＩＪ！は、 ■ｇ、中４Ｖｏｓｏ＋−ｙ −ＶＴＲ）”ＩＪ中（Ｖｏ
ｓｏ＋−ｙ −ＶＴＲ）”但し、 β＝、。８．Ｌ。
）ランジスタＱＩＩＩＱ１２のペース・エミッタ間電圧
はほぼ一定であるとしてよい。従って、このとき、入力
ＰチャンネルＭＯ８型トランジスタＭｌｌ、ｄ１２に流
れる電流Ｉ ）Ｊｌ ｒ Ｉ ＩＪ！は、 ■ｇ、中４Ｖｏｓｏ＋−ｙ −ＶＴＲ）”ＩＪ中（Ｖｏ
ｓｏ＋−ｙ −ＶＴＲ）”但し、 β＝、。８．Ｌ。
ＭＯ８型トランジスタＭｌｌ、Ｍ２Ｒは飽和領域で動作
しているものとする。
しているものとする。
となるから、
ｖｏ ＝ （ＩＭＩ ＩＩＪ２ ） Ｚｃキβ（ＶＴＨ
−Ｖｏｓｏ ） Ｖｌｎ ＝ Ｋｖｔｎ但シ、ＶＴＨは
スレッシュホールド電圧ｖｏｓｏはゲート・ソース間直
流ノ（イアスミ圧に＝β（ＶＴＨ−ＶＯ３０） ＝一定 である。よって、ＰチャンネルのＭＯ１３型トランジス
タを入力素子として用い、入力信号に比的した増幅出力
電圧を得ることができる。
−Ｖｏｓｏ ） Ｖｌｎ ＝ Ｋｖｔｎ但シ、ＶＴＨは
スレッシュホールド電圧ｖｏｓｏはゲート・ソース間直
流ノ（イアスミ圧に＝β（ＶＴＨ−ＶＯ３０） ＝一定 である。よって、ＰチャンネルのＭＯ１３型トランジス
タを入力素子として用い、入力信号に比的した増幅出力
電圧を得ることができる。
第４図の回路は、ＮＰＮ）ランジスタＱｌｌ。
Ｑ１２のベースバイアスを設定するのに、ＩＪＯ８型ト
ランジスタＭ１３．Ｖｈ１４、定電流源２５によるバイ
アス回路を利用した９１１である。
ランジスタＭ１３．Ｖｈ１４、定電流源２５によるバイ
アス回路を利用した９１１である。
このバイアス回路は、負帰還形の１［；１略であり、列
えば、入力側の直流レベルが大きくなり、トランジスタ
Ｑｌｌに大電流を流そうとすると、１ｚｏｓ型トランジ
スタＭＪ ３ 、ｈＡ１４のカレントミラー作用により
、トランジスタＱｌｌのペース電位を低くして大電流を
抑える如く作用する。これによって一層安定な動作点を
維持することができる。
えば、入力側の直流レベルが大きくなり、トランジスタ
Ｑｌｌに大電流を流そうとすると、１ｚｏｓ型トランジ
スタＭＪ ３ 、ｈＡ１４のカレントミラー作用により
、トランジスタＱｌｌのペース電位を低くして大電流を
抑える如く作用する。これによって一層安定な動作点を
維持することができる。
上記したこの発明の増幅回路によると、まず、人力素子
としてＰチャンネルのＵＯＳ型トランジスタＭｌｌ、Ｍ
２Ｒを用いている。このＰチャンネルの１１４０Ｓ型ト
ランジスタはＮチャンネルのものに比べて１／ｆ雑音が
低いことが確ルタされている。従って、入力信号が小振
幅で低い周波数であっても、従来のものに比べてノイズ
発生が少なく、良質の増幅信号出力を得ることができる
。次に、このＶｏＳ型トランジスタは、バイポーラトラ
ンジスタのようにベース電流が流れないので、入力電流
を無視できる。っ捷り、入力信号が小さくても、これに
悪影響を及ぼすことが無く安定して入力を受け付ける。
としてＰチャンネルのＵＯＳ型トランジスタＭｌｌ、Ｍ
２Ｒを用いている。このＰチャンネルの１１４０Ｓ型ト
ランジスタはＮチャンネルのものに比べて１／ｆ雑音が
低いことが確ルタされている。従って、入力信号が小振
幅で低い周波数であっても、従来のものに比べてノイズ
発生が少なく、良質の増幅信号出力を得ることができる
。次に、このＶｏＳ型トランジスタは、バイポーラトラ
ンジスタのようにベース電流が流れないので、入力電流
を無視できる。っ捷り、入力信号が小さくても、これに
悪影響を及ぼすことが無く安定して入力を受け付ける。
次に、この回路によると、ＰチャンネルのＭＯＳ 型）
ランジスタのソースをトランジスタのエミッタに’ＪＶ
続して、いわゆるカスコード増幅器を形成している。こ
の蝙合は、ＩＪＯ８）ランジスタのゲート・ソース間容
量は極めて小さく、またトランジスタのエミッタｌｌｌ
１１抵抗も小さく、時定数が小さくなる。つまり、この
ことは、ミラー容量が存在せず、高岡渡島性を良好なも
のとし、広帯域特性の増幅器を実現することになる。ま
た、第４図の回路構成の場合、ＰチャンネルＦＥＴ、Ｎ
チャンネルＦＥＴ、ＮＰＮ）ランジスタの組み合せであ
り、 ｃｉ、ａｏｓ バイポーラ複合技術で集積回路を
構成するのに、１！！！造順が好都合となり、効率的な
製作を行なえる。
ランジスタのソースをトランジスタのエミッタに’ＪＶ
続して、いわゆるカスコード増幅器を形成している。こ
の蝙合は、ＩＪＯ８）ランジスタのゲート・ソース間容
量は極めて小さく、またトランジスタのエミッタｌｌｌ
１１抵抗も小さく、時定数が小さくなる。つまり、この
ことは、ミラー容量が存在せず、高岡渡島性を良好なも
のとし、広帯域特性の増幅器を実現することになる。ま
た、第４図の回路構成の場合、ＰチャンネルＦＥＴ、Ｎ
チャンネルＦＥＴ、ＮＰＮ）ランジスタの組み合せであ
り、 ｃｉ、ａｏｓ バイポーラ複合技術で集積回路を
構成するのに、１！！！造順が好都合となり、効率的な
製作を行なえる。
第１図はこの発明の一実施例を示す回路図、第２図、第
３図はそれぞれ従来の増幅回路を示す同時Ｍ１第４図は
この発明の他の夾施列を示す回路図である。 Ｍｌｌ、Ｍ２Ｒ・・・Ｐチャンネル１ａｏｓ型トランジ
スタ、ＱＺＪ 、Ｑ１２・・・バイポーラトランジスタ
、２２．２３・・・負荷。 出麩代理人 弁呻士 鈴 江 武 彦 −−−一φ 第１図 ２７！ｌ
３図はそれぞれ従来の増幅回路を示す同時Ｍ１第４図は
この発明の他の夾施列を示す回路図である。 Ｍｌｌ、Ｍ２Ｒ・・・Ｐチャンネル１ａｏｓ型トランジ
スタ、ＱＺＪ 、Ｑ１２・・・バイポーラトランジスタ
、２２．２３・・・負荷。 出麩代理人 弁呻士 鈴 江 武 彦 −−−一φ 第１図 ２７！ｌ
Claims (1)
- ゲート間に差動入力が与えられる一対のＰチャンネルＭ
Ｏ８型トランジスタと、このＰチャンネルＭＯ８ｓ）ラ
ンジスタのソース側にそれぞれエミッタが接続されたバ
イポーラトランジスタと、このバイポーラトランジスタ
のベースに接続された電圧源と、前記バイポーラトラン
ジスタのコレクタにそれぞれ接続された負荷とを具備し
てなる増幅回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085020A JPS60229404A (ja) | 1984-04-26 | 1984-04-26 | 増幅回路 |
| DE8585104580T DE3581553D1 (de) | 1984-04-26 | 1985-04-16 | Verstaerkerschaltung. |
| EP85104580A EP0159654B1 (en) | 1984-04-26 | 1985-04-16 | Amplifier circuit |
| US06/726,349 US4626794A (en) | 1984-04-26 | 1985-04-23 | Amplifier circuit using a P channel MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085020A JPS60229404A (ja) | 1984-04-26 | 1984-04-26 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60229404A true JPS60229404A (ja) | 1985-11-14 |
| JPH0582082B2 JPH0582082B2 (ja) | 1993-11-17 |
Family
ID=13847046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085020A Granted JPS60229404A (ja) | 1984-04-26 | 1984-04-26 | 増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4626794A (ja) |
| EP (1) | EP0159654B1 (ja) |
| JP (1) | JPS60229404A (ja) |
| DE (1) | DE3581553D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003003561A1 (fr) * | 2001-06-29 | 2003-01-09 | Niigata Seimitsu Co., Ltd. | Circuit melangeur de frequences |
| WO2004006429A1 (ja) * | 2002-07-08 | 2004-01-15 | Kabushiki Kaisha Toyota Jidoshokki | 半導体集積回路及び半導体集積回路の製造方法 |
| JP2008125134A (ja) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | 半導体装置 |
| JP2014030197A (ja) * | 2000-09-15 | 2014-02-13 | Qualcomm Incorporated | 集積されたパワー増幅器を有するｃｍｏｓトランシーバ |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8513329D0 (en) * | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
| JPS62154287A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体メモリ装置 |
| JPS63240109A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 差動増幅器 |
| IT1252392B (it) * | 1991-11-13 | 1995-06-12 | Sgs Thomson Microelectronics | Stadio transconduttore perfezionato per filtri ad alta frequenza |
| US5304869A (en) * | 1992-04-17 | 1994-04-19 | Intel Corporation | BiCMOS digital amplifier |
| FR2699763B1 (fr) * | 1992-12-22 | 1995-01-20 | Matra Communication | Amplificateur à transconductance. |
| US5392003A (en) * | 1993-08-09 | 1995-02-21 | Motorola, Inc. | Wide tuning range operational transconductance amplifiers |
| DE4329639A1 (de) * | 1993-09-02 | 1995-03-09 | Telefunken Microelectron | Schaltungsanordnung mit gesteuerten Pinch-Widerständen |
| US5760647A (en) * | 1996-06-04 | 1998-06-02 | Motorola, Inc. | High bandwidth fast settling time operational amplifier and method therefor |
| US6084461A (en) * | 1996-11-29 | 2000-07-04 | Varian Medical Systems, Inc. | Charge sensitive amplifier with high common mode signal rejection |
| JP2003110380A (ja) * | 2001-06-26 | 2003-04-11 | Koninkl Philips Electronics Nv | 大出力電流増幅器 |
| JP2003283271A (ja) | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
| US6958651B2 (en) | 2002-12-03 | 2005-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device using the same |
| US7095028B2 (en) | 2003-10-15 | 2006-08-22 | Varian Medical Systems | Multi-slice flat panel computed tomography |
| US7589326B2 (en) | 2003-10-15 | 2009-09-15 | Varian Medical Systems Technologies, Inc. | Systems and methods for image acquisition |
| JP2009111724A (ja) * | 2007-10-30 | 2009-05-21 | Nec Electronics Corp | 増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360546A (en) * | 1976-11-12 | 1978-05-31 | Hitachi Ltd | Amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4004245A (en) * | 1976-05-03 | 1977-01-18 | National Semiconductor Corporation | Wide common mode range differential amplifier |
| US4390850A (en) * | 1981-03-16 | 1983-06-28 | Motorola, Inc. | Operational amplifier having improved slew rate/bandwidth characteristics |
| US4387309A (en) * | 1981-07-06 | 1983-06-07 | Motorola, Inc. | Input stage for N-channel junction field effect transistor operational amplifier |
-
1984
- 1984-04-26 JP JP59085020A patent/JPS60229404A/ja active Granted
-
1985
- 1985-04-16 EP EP85104580A patent/EP0159654B1/en not_active Expired
- 1985-04-16 DE DE8585104580T patent/DE3581553D1/de not_active Expired - Lifetime
- 1985-04-23 US US06/726,349 patent/US4626794A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360546A (en) * | 1976-11-12 | 1978-05-31 | Hitachi Ltd | Amplifier |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014030197A (ja) * | 2000-09-15 | 2014-02-13 | Qualcomm Incorporated | 集積されたパワー増幅器を有するｃｍｏｓトランシーバ |
| JP2015201865A (ja) * | 2000-09-15 | 2015-11-12 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積されたパワー増幅器を有するｃｍｏｓトランシーバ |
| WO2003003561A1 (fr) * | 2001-06-29 | 2003-01-09 | Niigata Seimitsu Co., Ltd. | Circuit melangeur de frequences |
| WO2004006429A1 (ja) * | 2002-07-08 | 2004-01-15 | Kabushiki Kaisha Toyota Jidoshokki | 半導体集積回路及び半導体集積回路の製造方法 |
| JP2008125134A (ja) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0159654A3 (en) | 1987-01-07 |
| DE3581553D1 (de) | 1991-03-07 |
| US4626794A (en) | 1986-12-02 |
| EP0159654B1 (en) | 1991-01-30 |
| JPH0582082B2 (ja) | 1993-11-17 |
| EP0159654A2 (en) | 1985-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60229404A (ja) | 増幅回路 | |
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| US5170133A (en) | Low-noise amplifier with high input impedance, particularly for microphones | |
| US5789980A (en) | Amplifier and semiconductor device which are operated at a low voltage | |
| JPS5838965B2 (ja) | ゾウフクカイロ | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US5831480A (en) | Operational amplifier adopted for input and output in wide ranges for driving a large load | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| US20080024219A1 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| EP0584437B1 (en) | Transconductor stage | |
| US5136258A (en) | Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors | |
| US5006815A (en) | Linear-gain amplifier arrangement | |
| US6445322B2 (en) | Digital-to-analog converter with improved output impedance switch | |
| US5805987A (en) | Double balanced mixer circuit with less power consumption | |
| JPS6313571B2 (ja) | ||
| JPS6282704A (ja) | 増幅回路 | |
| US4060770A (en) | Differential amplifier | |
| US5049833A (en) | Amplifier stage | |
| US6163235A (en) | Active load circuit with low impedance output | |
| CN211151922U (zh) | 一种允许零电平输入的单端型单位增益缓冲器 | |
| EP0394703A2 (en) | A circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors | |
| US20050083125A1 (en) | Variable gain amplifier capable of functioning at low power supply voltage | |
| JP2540764B2 (ja) | マルチプライヤ | |
| JPH09261032A (ja) | インターフェース回路 | |
| JP2504270B2 (ja) | 演算増幅器 |