JP2003110380A - 大出力電流増幅器 - Google Patents
大出力電流増幅器Info
- Publication number
- JP2003110380A JP2003110380A JP2002184518A JP2002184518A JP2003110380A JP 2003110380 A JP2003110380 A JP 2003110380A JP 2002184518 A JP2002184518 A JP 2002184518A JP 2002184518 A JP2002184518 A JP 2002184518A JP 2003110380 A JP2003110380 A JP 2003110380A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- vin
- terminals
- transistors
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000013500 data storage Methods 0.000 claims description 7
- 230000007850 degeneration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】二つの出力端子間に接続された負荷インピーダ
ンスＲＬに、該増幅器の二つの入力端子に印加される入
力信号（Ｖｉｎ，−Ｖｉｎ）に対応する出力電流Ｉｏｕ
ｔを伝達する増幅器において、通常最大出力電流を２倍
にすると消費電力も増加する。 【解決手段】負荷インピーダンスＲＬと等しい値を持つ
縮退インピーダンスＲｅｑを帰還抵抗とした４つのトラ
ンジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）からなる縮退した
差動対を用い、この差動対の上段の対（Ｔ３、Ｔ４）に
は入力信号（Ｖｉｎ，−Ｖｉｎ）と逆相の制御信号（−
Ｖｉｎ／２，Ｖｉｎ／２）を印加する。 【効果】増幅器の出力電流Ｉｏｕｔを、電力消費量を増
加することなく二倍にできる。この増幅器の主な用途は
ハードディスクの書き込みヘッドの制御である。
ンスＲＬに、該増幅器の二つの入力端子に印加される入
力信号（Ｖｉｎ，−Ｖｉｎ）に対応する出力電流Ｉｏｕ
ｔを伝達する増幅器において、通常最大出力電流を２倍
にすると消費電力も増加する。 【解決手段】負荷インピーダンスＲＬと等しい値を持つ
縮退インピーダンスＲｅｑを帰還抵抗とした４つのトラ
ンジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）からなる縮退した
差動対を用い、この差動対の上段の対（Ｔ３、Ｔ４）に
は入力信号（Ｖｉｎ，−Ｖｉｎ）と逆相の制御信号（−
Ｖｉｎ／２，Ｖｉｎ／２）を印加する。 【効果】増幅器の出力電流Ｉｏｕｔを、電力消費量を増
加することなく二倍にできる。この増幅器の主な用途は
ハードディスクの書き込みヘッドの制御である。
Description
【０００１】本発明は、増幅器の二つの出力端子間に接
続された負荷インピーダンスに、該増幅器の二つの入力
端子に印加された入力信号を表示する出力電流を伝達す
ることを意図した増幅器に関する。
続された負荷インピーダンスに、該増幅器の二つの入力
端子に印加された入力信号を表示する出力電流を伝達す
ることを意図した増幅器に関する。
【０００２】かかる増幅器は、数多くの用途に用いら
れ、特にデータ記憶装置の書き込みヘッドを制御するた
めの入力信号の増幅を実現するために用いられる。この
型の装置においては、データは、入力信号の交流成分に
存在するパルス形態で書き込みヘッドに送られる。入力
信号が受ける増幅により、この信号に大電力が与えられ
且つ書き込みヘッドをより効率的に制御できるようにな
る。
れ、特にデータ記憶装置の書き込みヘッドを制御するた
めの入力信号の増幅を実現するために用いられる。この
型の装置においては、データは、入力信号の交流成分に
存在するパルス形態で書き込みヘッドに送られる。入力
信号が受ける増幅により、この信号に大電力が与えられ
且つ書き込みヘッドをより効率的に制御できるようにな
る。
【０００３】かかる増幅を実現できる簡単な構成は、負
荷インピーダンスより縮退され（degenerated）且つ二
つの同一電流源によりバイアスされた差動対からなる。
通常の差動対の実施の形態においては、出力電流の最大
値は、各電流源により得られた電流の値に等しい。
荷インピーダンスより縮退され（degenerated）且つ二
つの同一電流源によりバイアスされた差動対からなる。
通常の差動対の実施の形態においては、出力電流の最大
値は、各電流源により得られた電流の値に等しい。
【０００４】他の解決法は、例えばグレー氏（Ｇｒａ
ｙ）及びメイジャー氏（Ｍｅｉｊｅｒ）よる“アナログ
集積回路の解析及び設計（Analysis and Design of Ana
log Integrated Circuits）”と命名された著書の３８
０から４２６頁に記載のＡＢ級構成を使用する増幅器の
最大出力電流を増加させることであり、しかしながらか
かる構成は、例えばその中でＮＰＮとＰＮＰ型のような
異なる導電型を持つトランジスタが必要であり、後者は
製造するのに高価であり、このようにして得られた増幅
器は、前述の通常の差動対のものより複雑な構成とな
り、且つよりコストが高価になる。
ｙ）及びメイジャー氏（Ｍｅｉｊｅｒ）よる“アナログ
集積回路の解析及び設計（Analysis and Design of Ana
log Integrated Circuits）”と命名された著書の３８
０から４２６頁に記載のＡＢ級構成を使用する増幅器の
最大出力電流を増加させることであり、しかしながらか
かる構成は、例えばその中でＮＰＮとＰＮＰ型のような
異なる導電型を持つトランジスタが必要であり、後者は
製造するのに高価であり、このようにして得られた増幅
器は、前述の通常の差動対のものより複雑な構成とな
り、且つよりコストが高価になる。
【０００５】本発明の目的は、ＡＢ級の構成のものより
低コストの増幅器により、通常の差動対のものより大き
な出力電流を得ることにある。
低コストの増幅器により、通常の差動対のものより大き
な出力電流を得ることにある。
【０００６】事実本発明によれば、導入段における増幅
器は、増幅器のそれぞれの入力端子と出力端子を形成す
る基準端子とバイアス端子を備える第１と第２のトラン
ジスタと、該出力端子に接続され、且つ前記増幅器の負
荷インピーダンスに等しい公称値を有する縮退インピー
ダンスにより縮退された差動対を形成する転送端子を有
する第３と第４のトランジスタと、を具備し、前記差動
対は、前記入力信号と逆相の制御信号により制御される
ことを特徴とする。
器は、増幅器のそれぞれの入力端子と出力端子を形成す
る基準端子とバイアス端子を備える第１と第２のトラン
ジスタと、該出力端子に接続され、且つ前記増幅器の負
荷インピーダンスに等しい公称値を有する縮退インピー
ダンスにより縮退された差動対を形成する転送端子を有
する第３と第４のトランジスタと、を具備し、前記差動
対は、前記入力信号と逆相の制御信号により制御される
ことを特徴とする。
【０００７】以下の記載においては、本発明による増幅
器の構成は、通常の差動対のものに比較して電力消費は
等しいが、出力電流の最大値を二倍にできることを開示
している。それに関連して、第１、第２、第３、第４の
トランジスタは、すべて同じ導電型のものであり、本発
明による増幅器は通常の差動対のものと比較して顕著に
製造コストを増加するようなことはない。
器の構成は、通常の差動対のものに比較して電力消費は
等しいが、出力電流の最大値を二倍にできることを開示
している。それに関連して、第１、第２、第３、第４の
トランジスタは、すべて同じ導電型のものであり、本発
明による増幅器は通常の差動対のものと比較して顕著に
製造コストを増加するようなことはない。
【０００８】前述したように、本発明はデータ記憶装置
の書き込みヘッドの効果的な制御を提供できる。また本
発明は、磁気データ媒体の面に磁界を発生するための書
き込みヘッドの制御回路にかかり、該制御回路は、前述
した増幅器を具備し、その増幅器の出力は接続装置を介
して書き込みヘッドに接続され、その縮退インピーダン
スは接続装置の入力インピーダンスに等しい公称値を有
する。
の書き込みヘッドの効果的な制御を提供できる。また本
発明は、磁気データ媒体の面に磁界を発生するための書
き込みヘッドの制御回路にかかり、該制御回路は、前述
した増幅器を具備し、その増幅器の出力は接続装置を介
して書き込みヘッドに接続され、その縮退インピーダン
スは接続装置の入力インピーダンスに等しい公称値を有
する。
【０００９】かかる実施の形態において、本発明は更
に、データ記憶装置にかかり、該データ記憶装置は、デ
ータが局部磁界の形態で記憶される面を有する媒体と、
該面と同一平面で移動できる書き込みヘッドと、前述の
前記書き込みヘッドの制御回路と、を具備することを特
徴としている。
に、データ記憶装置にかかり、該データ記憶装置は、デ
ータが局部磁界の形態で記憶される面を有する媒体と、
該面と同一平面で移動できる書き込みヘッドと、前述の
前記書き込みヘッドの制御回路と、を具備することを特
徴としている。
【００１０】本発明のこれら並びに他の観点は、以下記
載の実施の形態に関してそれのみに限定されない実施例
で明瞭であり且つ明確にされる。
載の実施の形態に関してそれのみに限定されない実施例
で明瞭であり且つ明確にされる。
【００１１】
【発明の実施の形態】図１を参照すると、増幅器の二つ
の出力端子間に接続された負荷インピーダンスＲＬに、
増幅器の二つの入力端子に印加される入力信号（Ｖｉ
ｎ，−Ｖｉｎ）を表示する出力電流Ｉｏｕｔを伝達する
ことを意図する増幅器の回路結線図が示されており、該
増幅器は、増幅器のそれぞれの入力端子と出力端子を形
成する基準端子とバイアス端子を備える第１と第２のト
ランジスタとＴ１とＴ２と、該出力端子に接続され、且
つ前記増幅器の負荷インピーダンスに等しい公称値を備
える縮退インピーダンスＲｅｑにより縮退された差動対
を形成する転送端子を有する第３と第４のトランジスタ
Ｔ３とＴ４と、を具備し、前記差動対（Ｔ３とＴ４）
は、前記入力信号（Ｖｉｎ，−Ｖｉｎ）と逆相の制御信
号（−Ｖｉｎ／２，Ｖｉｎ／２）により制御されること
を特徴とする。
の出力端子間に接続された負荷インピーダンスＲＬに、
増幅器の二つの入力端子に印加される入力信号（Ｖｉ
ｎ，−Ｖｉｎ）を表示する出力電流Ｉｏｕｔを伝達する
ことを意図する増幅器の回路結線図が示されており、該
増幅器は、増幅器のそれぞれの入力端子と出力端子を形
成する基準端子とバイアス端子を備える第１と第２のト
ランジスタとＴ１とＴ２と、該出力端子に接続され、且
つ前記増幅器の負荷インピーダンスに等しい公称値を備
える縮退インピーダンスＲｅｑにより縮退された差動対
を形成する転送端子を有する第３と第４のトランジスタ
Ｔ３とＴ４と、を具備し、前記差動対（Ｔ３とＴ４）
は、前記入力信号（Ｖｉｎ，−Ｖｉｎ）と逆相の制御信
号（−Ｖｉｎ／２，Ｖｉｎ／２）により制御されること
を特徴とする。
【００１２】第３と第４のトランジスタＴ３とＴ４によ
り形成された差動対は、前記トランジスタの転送端子に
接続された二つの電流源ＩＣＣによりバイアスされる。
ここで記載された実施の形態においては、第１と第２と
第３及びと第４のトランジスタＴ１、Ｔ２、Ｔ３とＴ４
のトランジスタは、すべてバイポーラ技術で実現でき、
バイアス端子、転送端子、且つ基準端子を形成するベー
ス、コレクタ且つエミッタをそれぞれ有している。他の
実施の形態によれば、それらをＭＯＳ型トランジスタに
置換することは完全に容易であり、該ＭＯＳトランジス
タのゲート、ドレイン且つソースはそれぞれバイアス端
子、転送端子且つ基準端子を構成している。
り形成された差動対は、前記トランジスタの転送端子に
接続された二つの電流源ＩＣＣによりバイアスされる。
ここで記載された実施の形態においては、第１と第２と
第３及びと第４のトランジスタＴ１、Ｔ２、Ｔ３とＴ４
のトランジスタは、すべてバイポーラ技術で実現でき、
バイアス端子、転送端子、且つ基準端子を形成するベー
ス、コレクタ且つエミッタをそれぞれ有している。他の
実施の形態によれば、それらをＭＯＳ型トランジスタに
置換することは完全に容易であり、該ＭＯＳトランジス
タのゲート、ドレイン且つソースはそれぞれバイアス端
子、転送端子且つ基準端子を構成している。
【００１３】本発明による増幅器に含まれるトランジス
タはすべてが同じ型であり、同様な製造方法により同時
に製造できる。反対の導電型、即ち本例ではＰＮＰトラ
ンジスタの実現は、製造工程に追加の工程を必要とし、
ＰＮＰトランジスタは全般的に、増幅器のすべての素子
を含む集積回路の基板に接地層を設けることが必要であ
る垂直形態で実現され、追加される埋め込み層の実現に
は、ＮＰＮトランジスタのみを含む回路の製造コストに
比べ可成りのコスト高になる。
タはすべてが同じ型であり、同様な製造方法により同時
に製造できる。反対の導電型、即ち本例ではＰＮＰトラ
ンジスタの実現は、製造工程に追加の工程を必要とし、
ＰＮＰトランジスタは全般的に、増幅器のすべての素子
を含む集積回路の基板に接地層を設けることが必要であ
る垂直形態で実現され、追加される埋め込み層の実現に
は、ＮＰＮトランジスタのみを含む回路の製造コストに
比べ可成りのコスト高になる。
【００１４】通常の差動対によって形成された増幅器に
おいては、第３と第４のトランジスタはなく、電流源Ｉ
ＣＣは、第１と第２のトランジスタＴ１、Ｔ２のエミッ
タに直接接続される。かかる増幅器は２Ｖｉｎ．ＩＣＣ
に等しい電力を受け、且つ出力電流Ｉｏｕｔは、各電流
源により供給される電流ＩＣＣの値で制限され、このこ
とは、第１と第２のトランジスタＴ１とＴ２により形成
された対の全体的な不均衡の状態のため、単一の電流源
は、負荷インピーダンスＲＬを介して引き出される出力
電流Ｉｏｕｔを、他の電流源と代替される入力信号（Ｖ
ｉｎ，−Ｖｉｎ）の符号の関数とさせられるからであ
る。
おいては、第３と第４のトランジスタはなく、電流源Ｉ
ＣＣは、第１と第２のトランジスタＴ１、Ｔ２のエミッ
タに直接接続される。かかる増幅器は２Ｖｉｎ．ＩＣＣ
に等しい電力を受け、且つ出力電流Ｉｏｕｔは、各電流
源により供給される電流ＩＣＣの値で制限され、このこ
とは、第１と第２のトランジスタＴ１とＴ２により形成
された対の全体的な不均衡の状態のため、単一の電流源
は、負荷インピーダンスＲＬを介して引き出される出力
電流Ｉｏｕｔを、他の電流源と代替される入力信号（Ｖ
ｉｎ，−Ｖｉｎ）の符号の関数とさせられるからであ
る。
【００１５】本発明による増幅器においては、各第３ま
たは第４のトランジスタＴ３またはＴ４は、制御信号
（−Ｖｉｎ／２，Ｖｉｎ／２）の符号の関数として、第
３及び第４のトランジスタＴ３及びＴ４により形成され
た対が全体的に不均衡の場合、二つの電流源ＩＣＣによ
り同時に供給された合成電流を流す導体に交互になり、
次いで電流Ｉｏｕｔは、第１と第２のトランジスタの導
通を制御する入力信号（Ｖｉｎ，−Ｖｉｎ）の符号の関
数として正または負となる。入力信号と制御信号（Ｖｉ
ｎ，−Ｖｉｎ）と（−Ｖｉｎ／２，Ｖｉｎ／２）は逆相
である事実は、出力電流Ｉｏｕｔが、第３及び第４のト
ランジスタＴ３及びＴ４のいずれか一つを介して接地す
るように直接偏移しないことを回避できる。
たは第４のトランジスタＴ３またはＴ４は、制御信号
（−Ｖｉｎ／２，Ｖｉｎ／２）の符号の関数として、第
３及び第４のトランジスタＴ３及びＴ４により形成され
た対が全体的に不均衡の場合、二つの電流源ＩＣＣによ
り同時に供給された合成電流を流す導体に交互になり、
次いで電流Ｉｏｕｔは、第１と第２のトランジスタの導
通を制御する入力信号（Ｖｉｎ，−Ｖｉｎ）の符号の関
数として正または負となる。入力信号と制御信号（Ｖｉ
ｎ，−Ｖｉｎ）と（−Ｖｉｎ／２，Ｖｉｎ／２）は逆相
である事実は、出力電流Ｉｏｕｔが、第３及び第４のト
ランジスタＴ３及びＴ４のいずれか一つを介して接地す
るように直接偏移しないことを回避できる。
【００１６】このように本発明による増幅器による電力
消費が、２．Ｖｉｎ．ＩＣＣに常に等しいにもかかわら
ず負荷インピーダンスＲＬは、その最大値が２．ＩＣＣ
に等しい出力電流Ｉｏｕｔにより貫通される。本発明に
よる増幅器が負荷インピーダンスＲＬに供給できる最大
出力電流Ｉｏｕｔは、等しい電力消費で、通常の差動対
が造出しうるものより二倍大きく、かかる増加は増幅器
の全エネルギ消費を増加することなく得られる。
消費が、２．Ｖｉｎ．ＩＣＣに常に等しいにもかかわら
ず負荷インピーダンスＲＬは、その最大値が２．ＩＣＣ
に等しい出力電流Ｉｏｕｔにより貫通される。本発明に
よる増幅器が負荷インピーダンスＲＬに供給できる最大
出力電流Ｉｏｕｔは、等しい電力消費で、通常の差動対
が造出しうるものより二倍大きく、かかる増加は増幅器
の全エネルギ消費を増加することなく得られる。
【００１７】ここで記載した実施の形態においては、安
定性のため、制御信号（−Ｖｉｎ／２，Ｖｉｎ／２）
は、入力信号（Ｖｉｎ，−Ｖｉｎ）より二倍小さい。こ
のことは次のことを確実にする。その値が負荷インピー
ダンスＲＬとほぼ等しい縮退インピーダンスＲｅｑを介
して流れる電流は、換言すればＶｉｎ／Ｒｅｑ＝Ｖｉｎ
／ＲＬ＝ＩＣＣ最大となり、第３及び第４のトランジス
タＴ３及びＴ４のいずれかに流れる電流は、２．ＩＣＣ
に等しく、それ故に負荷インピーダンスＲＬを介して流
れる出力電流Ｉｏｕｔは、少なくとも２．Ｖｉｎ／Ｒｅ
ｑ＝２．Ｖｉｎ／ＲＬ＝２．ＩＣＣになる。
定性のため、制御信号（−Ｖｉｎ／２，Ｖｉｎ／２）
は、入力信号（Ｖｉｎ，−Ｖｉｎ）より二倍小さい。こ
のことは次のことを確実にする。その値が負荷インピー
ダンスＲＬとほぼ等しい縮退インピーダンスＲｅｑを介
して流れる電流は、換言すればＶｉｎ／Ｒｅｑ＝Ｖｉｎ
／ＲＬ＝ＩＣＣ最大となり、第３及び第４のトランジス
タＴ３及びＴ４のいずれかに流れる電流は、２．ＩＣＣ
に等しく、それ故に負荷インピーダンスＲＬを介して流
れる出力電流Ｉｏｕｔは、少なくとも２．Ｖｉｎ／Ｒｅ
ｑ＝２．Ｖｉｎ／ＲＬ＝２．ＩＣＣになる。
【００１８】図２を参照すると、磁気データ媒体の面に
磁界を発生することを意図した書き込みヘッドＭＲＨの
制御回路の結線図が示されており、制御回路は、その出
力端子が接続装置ＣＯＮを介して書き込みヘッドＭＲＨ
に接続されている前述の増幅器を具備している。
磁界を発生することを意図した書き込みヘッドＭＲＨの
制御回路の結線図が示されており、制御回路は、その出
力端子が接続装置ＣＯＮを介して書き込みヘッドＭＲＨ
に接続されている前述の増幅器を具備している。
【００１９】この制御回路に含まれる増幅器は、前述の
記載による第１、第２、第３及び第４のトランジスタＴ
１、Ｔ２、Ｔ３及びＴ４を備えている。
記載による第１、第２、第３及び第４のトランジスタＴ
１、Ｔ２、Ｔ３及びＴ４を備えている。
【００２０】接続装置ＣＯＮは、全般的に書き込みヘッ
ドＭＲＨと結合される零ではない固有抵抗を示す導線を
備え、縮退インピーダンスに対し増幅器の負荷インピー
ダンスを形成する接続装置ＣＯＮの端子から見たインピ
ーダンスは、公称値に等しい。
ドＭＲＨと結合される零ではない固有抵抗を示す導線を
備え、縮退インピーダンスに対し増幅器の負荷インピー
ダンスを形成する接続装置ＣＯＮの端子から見たインピ
ーダンスは、公称値に等しい。
【００２１】前述したように、増幅器が書き込みヘッド
ＭＲＨに伝達できる電流の最大値を二倍にでき、これに
より、制御回路のコスト価格を顕著に高めることなく前
記ヘッドの制御をより効果的にできる。
ＭＲＨに伝達できる電流の最大値を二倍にでき、これに
より、制御回路のコスト価格を顕著に高めることなく前
記ヘッドの制御をより効果的にできる。
【００２２】この実施の形態によれば、制御回路に含ま
れる増幅器は、第１及び第４のトランジスタＴ１及びＴ
４のバイアス端子間に、他方、追加のトランジスタＴ１
２とＴ２２を介して残りの第２と第３のトランジスタＴ
２とＴ３のバイアス端子間に配置された第１と第２の分
圧ブリッジＲ／２Ｒを有し、追加のトランジスタＴ１２
とＴ２２は、第１と第２のトランジスタＴ１とＴ２の動
作を妨害しない分圧ブリッジＲ／２Ｒの動作を確実にす
る。これらの分圧ブリッジＲ／２Ｒは、簡単な方法で、
制御信号に基づき動作条件と安定性を実現でき、該制御
信号は、第３と第４のトランジスタＴ３とＴ４によって
形成された差動対を制御し、入力信号（Ｖｉｎ，−Ｖｉ
ｎ）と逆相で、振幅が後者より二倍低い。
れる増幅器は、第１及び第４のトランジスタＴ１及びＴ
４のバイアス端子間に、他方、追加のトランジスタＴ１
２とＴ２２を介して残りの第２と第３のトランジスタＴ
２とＴ３のバイアス端子間に配置された第１と第２の分
圧ブリッジＲ／２Ｒを有し、追加のトランジスタＴ１２
とＴ２２は、第１と第２のトランジスタＴ１とＴ２の動
作を妨害しない分圧ブリッジＲ／２Ｒの動作を確実にす
る。これらの分圧ブリッジＲ／２Ｒは、簡単な方法で、
制御信号に基づき動作条件と安定性を実現でき、該制御
信号は、第３と第４のトランジスタＴ３とＴ４によって
形成された差動対を制御し、入力信号（Ｖｉｎ，−Ｖｉ
ｎ）と逆相で、振幅が後者より二倍低い。
【００２３】図３を参照すると、データ記憶装置は、モ
ータＴＭにより回転され、且つデータが局部磁界の形態
に記憶される面を有する例えば磁気ディスクのような媒
体ＨＤと、該面に対し同一面の移動ができ、且つ書き込
みヘツドＭＲＨの支持アームＭＡとの回転移動をプリン
トするためのモータＣＭによって移動される書き込みヘ
ツドＭＲＨと、を具備している。
ータＴＭにより回転され、且つデータが局部磁界の形態
に記憶される面を有する例えば磁気ディスクのような媒
体ＨＤと、該面に対し同一面の移動ができ、且つ書き込
みヘツドＭＲＨの支持アームＭＡとの回転移動をプリン
トするためのモータＣＭによって移動される書き込みヘ
ツドＭＲＨと、を具備している。
【００２４】本発明によって得られる出力電流の大きな
振幅のため、書き込みヘッドＭＲＨを制御するため、装
置に前述した制御回路を備えることは有利である。
振幅のため、書き込みヘッドＭＲＨを制御するため、装
置に前述した制御回路を備えることは有利である。
【図１】本発明の一実施の形態の増幅器を記載した回路
図である。
図である。
【図２】本発明の一実施の形態の制御回路を部分的に記
載した回路図である。
載した回路図である。
【図３】本発明を有利に実施したデータ記憶装置を記載
した概略図である。
した概略図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ジャン、マルダー
オランダ国3992、エックスエム、フーテ
ン、ホーエンデルホエブ、62
(72)発明者 フーゴ、ベーエンストラ
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
(72)発明者 ギウゼッペ、グリロ
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
Ｆターム(参考） 5D030 AA04 BA01
5J066 AA01 AA12 AA42 CA33 FA20
HA02 HA25 KA02 KA05 MA21
ND01 ND25 PD02 SA10
5J091 AA01 AA12 AA42 CA33 FA20
HA02 HA25 KA02 KA05 MA21
SA10
Claims (5)
- 【請求項１】増幅器の二つの出力端子間に接続された負
荷インピーダンスに、増幅器の二つの入力端子に印加さ
れる入力信号を表示する出力電流を伝達することを意図
する増幅器であって、該増幅器は、 増幅器のそれぞれの入力端子と出力端子を形成する基準
端子とバイアス端子を備える第１と第２のトランジスタ
と、 該出力端子に接続され、且つ前記増幅器の負荷インピー
ダンスに等しい公称値を備える縮退インピーダンスによ
り縮退された差動対を形成する転送端子を有する第３と
第４のトランジスタと、を具備し、前記差動対は、前記
入力信号と逆相の制御信号により制御されることを特徴
とする増幅器。 - 【請求項２】前記制御信号は、前記入力信号の二倍低い
振幅を有するように配置されたことを特徴とする請求項
１に記載の増幅器。 - 【請求項３】前記第１と第４のトランジスタのそれぞれ
のバイアス端子間に、他方残りの第２と第３のトランジ
スタのバイアス端子間に配置された第１と第２の分圧ブ
リッジを備えることを特徴とする請求項２に記載の増幅
器。 - 【請求項４】磁気データ媒体の面に磁界を発生すること
を意図した書き込みヘッドを制御するための回路であっ
て、該制御回路は、請求項１に記載の増幅器を含み、そ
の出力端子は接続装置を介して前記書き込みヘッドに接
続され、且つその縮退インピーダンスは該接続装置の入
力インピーダンスに等しい公称値を備えることを特徴と
する制御回路。 - 【請求項５】その上にデータが局部磁界の形態で記憶さ
れる面を持つ媒体と、 前記面と同一面で移動できる書き込みヘッドと、 請求項４に記載の前記書き込みヘッド用の制御回路と、
を具備することを特徴とするデータ記憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0108417 | 2001-06-26 | ||
| FR0108417 | 2001-06-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110380A true JP2003110380A (ja) | 2003-04-11 |
Family
ID=8864783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002184518A Withdrawn JP2003110380A (ja) | 2001-06-26 | 2002-06-25 | 大出力電流増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7170701B2 (ja) |
| JP (1) | JP2003110380A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8989882B2 (en) | 2008-08-06 | 2015-03-24 | At&T Intellectual Property I, L.P. | Method and apparatus for managing presentation of media content |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111264A (en) * | 1977-03-10 | 1978-09-28 | Sony Corp | Oscillator |
| JPS55143588A (en) * | 1979-04-10 | 1980-11-08 | Nippon Electric Co | Pattern display system |
| JPS60229404A (ja) * | 1984-04-26 | 1985-11-14 | Toshiba Corp | 増幅回路 |
| US5337010A (en) * | 1992-01-31 | 1994-08-09 | Sony Corporation | Wide-band amplifier apparatus |
| FR2730363A1 (fr) * | 1995-02-08 | 1996-08-09 | Philips Electronics Nv | Amplificateur a gain eleve en hautes frequences et oscillateur a circuit resonant muni d'un tel amplificateur |
| JP3458567B2 (ja) * | 1995-11-28 | 2003-10-20 | 三菱電機株式会社 | Ｍｒヘッド用増幅器 |
| DE19833072A1 (de) * | 1998-07-23 | 2000-02-03 | Philips Corp Intellectual Pty | Oszillatorschaltung |
| US6064261A (en) * | 1999-04-23 | 2000-05-16 | Guzik Technical Enterprises | Write amplifier with improved switching performance, output common-mode voltage, and head current control |
-
2002
- 2002-06-25 JP JP2002184518A patent/JP2003110380A/ja not_active Withdrawn
- 2002-06-25 US US10/179,356 patent/US7170701B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030007271A1 (en) | 2003-01-09 |
| US7170701B2 (en) | 2007-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06318830A (ja) | 自己構成可能な二元的ブリッジパワー増幅器 | |
| EP0219682B1 (en) | A current to voltage converter circuit | |
| JPH0456404A (ja) | 増幅装置 | |
| JPH10501672A (ja) | 増幅段 | |
| JPH10501645A (ja) | 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 | |
| JP2008544714A (ja) | 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ | |
| JPH0512897A (ja) | サンプル・ホールド回路 | |
| JPH0215704A (ja) | スルーレートの高い線形増幅器 | |
| JP2003110380A (ja) | 大出力電流増幅器 | |
| JPS6027211B2 (ja) | 交流電圧を電子的に供給するための回路装置 | |
| JP4718016B2 (ja) | 改良型演算増幅器出力段 | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0614497Y2 (ja) | マルチ定電流源回路 | |
| JPS63276304A (ja) | 半導体相互接続回路に使用する非反転中継増幅器 | |
| JP3980337B2 (ja) | トラックホールド回路 | |
| US5502413A (en) | Switchable constant gain summing circuit | |
| JP3862550B2 (ja) | エミッタフォロワ回路 | |
| JP2006100886A (ja) | 信号伝達回路およびこれを用いた回路デバイス | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPS6119547Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080329 |