[go: up one dir, main page]

JPS60206149A - ウエハの試験装置 - Google Patents

ウエハの試験装置

Info

Publication number
JPS60206149A
JPS60206149A JP6273984A JP6273984A JPS60206149A JP S60206149 A JPS60206149 A JP S60206149A JP 6273984 A JP6273984 A JP 6273984A JP 6273984 A JP6273984 A JP 6273984A JP S60206149 A JPS60206149 A JP S60206149A
Authority
JP
Japan
Prior art keywords
wafer
board
fixing card
dut
test head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6273984A
Other languages
English (en)
Inventor
Noboru Taroyoshi
太郎良 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6273984A priority Critical patent/JPS60206149A/ja
Publication of JPS60206149A publication Critical patent/JPS60206149A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、特にクリーンルーム工程を経たウェハのチッ
プの良、不良を判別する試験装置に関する。
〔発明の技術的背景〕
従来、ウェハの試験装置としては、第1図に示すものが
知られている。
図中の1は、クリーンルーム工程から受け入れたウェハ
2をXY方向に移動可能なプローパである。このグロー
パフ上には、固定カード4が設けられている。この固定
カード4の上面には?、Jtiの第1の10−プ5・・
・が円状に植設され、かつ下面C二はこれらプローブ5
・・・と接続する接触針6・・・が夫々設けられている
。なお、これら接触針6・・・は、試験時、ウェハ2に
形成された所定のチップのバンドと軍気的に接続する。
前記固定カード4上には、ウェハ2の平衡、角度、高さ
を調整するインサー) IJング7が設けられている。
このインサートリング7は、上面に第2のプローブ8・
・・が円形状に形成された第1のインサートリング材7
aと、下面C二前記固定カード4の第1のプローブ5・
・・を挿着する開口穴9・・・ヲ有した第2のインサー
トリング材7bとからなる。これら第1、第2のインサ
ートリング材7a、lb間l=は、前記第1、弔2のプ
ローブ5・・・、8・・・を接続するためのワイヤ10
・・・が夫々設けられている。
前記インサートリング7上には、グイソータ(DU’T
)ボード11を介してテストヘッド12が設けられてい
る。このテストヘッド12の下面には複数の第3のプロ
ーブ13・・・が設けられ、該プローブ13・・・と前
記第2のプローブ8・・・と(二よりDUTボード11
が圧着される。
また、テストヘッド12は、テストヘッドカパー14で
覆われている。前記インサートリング7の側部には、メ
カ調整部15が設けられている。
かかる構造の試験装置において、試験時、固定カード4
の接触針6・・・がウェハ2の所定のチップのバンドと
接続されると、該パッドからの′山気信号が接触針6、
第1のプローブ5・・・、インサートリング7のワイヤ
10・・・、第2のプローブ8・・・、DUTボード1
)及びテストヘッド12の第3のプローブ13・・・を
経てテストヘッド12に入力され、チップの良、不良の
判別が行なわれる。
〔背景技術の問題点〕
しかしながら、従来装置によれば、クエへ2の平衡、角
度、旨さを調整する目的でインサートリング7が設けら
れているため、接点数が増え、インサートリング7のワ
イヤ10・・・が長くなり、ウェハ2とDUTボード1
1の距離力1長くなる。したがって、周波数の高いデ/
マイスを測る場合、このことが弊害となってチップを正
確C二測定することができないという欠点を有する。ま
た、上記した如く接点数が増えることC二起因して接触
不良が起り易い。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、高周波デバ
イスを正確に測定できるとともに、接触不良を回避しか
つ機構を簡素化し得るウェハの試験装置を提供すること
を目的とするものである。
〔発明の概要〕
本発明は、従来装置で用いられていたインサートリング
を取、り除いて固定カードとnU’r*−ドを直結する
とともC二、テストヘッドの下部を円錐状としてウェハ
の平衡、角度、高さの調整をインサートリングの代りに
行なうことζ:よって、前記目的を達成することを図っ
たものである。
〔発明の実施例〕
以下、本発明の一実施例を第2図を参照して説明する。
なお、第1図と同部材で同形状のものは同符号を付して
説明を省略する。
図中の21は、下部が円錐状のテストヘッドである。こ
のテストヘッド21の傾斜部の下に対応する部分には、
メカ調整部22.22が設けられている。また、テスト
ヘッド2ノの下でメカ調整部22.22間には、ウェハ
2の平衡、角度、簡さの調整を兼ねるDUTが−ド23
が設けられている。このDUTボード23の下面には、
固定カード4からの第1のプローブ5を挿着するための
嵌合部24.24が設けられている。
しかして、本発明によれば、ウェハ2とDUTポード2
3間ζ二固定カード4のみが存在した構造となっている
ため、従来の如くワイヤを用いることなく、周波数の毘
いデバイスを測る場合でもチップの良、不良を正確に試
験できる。また、上記と同様の理由から接点数を減少で
き、接触不良を回避できる。
更に、テストヘッド21の下部か円錐状となっているた
め、メカ調整部22.22をテストヘッド21の傾斜部
の下に対応する部分に設けることができる。従って、従
来のインサートリングの代りにDUTポード23を用い
てウェハ2の平衡、角度、高さの調整を行なうことがで
きるとともに、従来と比べて部品数も少なくなり機構を
簡素化できる。
〔発明の効果〕
以上詳述した如く本発明によれは、高周波デバイスを正
確に測定できるとともに、接触不良もなく簡単な機構の
ウェハの試験装置を提供できるものである。
【図面の簡単な説明】 第1図は従来のクエへの試験装置の説明図、第2図は本
発明の一実施例シー係るウェハの試験装置の説明図であ
る。 1・・・ゾローバ、2・・・ウェハ、4・・・固定カー
ド、5,13・・・グローブ、6・・・接触針、21・
・・テストヘンド、22・・・メカ調整部、23・・・
DUTボード。 出願人代理人 弁理士 鈴江武彦 []1寸・

Claims (1)

    【特許請求の範囲】
  1. ウェハをXY方向に移動するプローパと、このゾローバ
    の上方に固定カード、ダイソータボードを順次弁して設
    けられ、クエへに形成された各チップの良、不良を判別
    する円錐状のテストヘッドとを具備することを特徴とす
    るウェハの試験装置。
JP6273984A 1984-03-30 1984-03-30 ウエハの試験装置 Pending JPS60206149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6273984A JPS60206149A (ja) 1984-03-30 1984-03-30 ウエハの試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6273984A JPS60206149A (ja) 1984-03-30 1984-03-30 ウエハの試験装置

Publications (1)

Publication Number Publication Date
JPS60206149A true JPS60206149A (ja) 1985-10-17

Family

ID=13209054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6273984A Pending JPS60206149A (ja) 1984-03-30 1984-03-30 ウエハの試験装置

Country Status (1)

Country Link
JP (1) JPS60206149A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294635U (ja) * 1985-12-04 1987-06-17
JPS6350034A (ja) * 1986-08-20 1988-03-02 Tokyo Electron Ltd プロ−バ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294635U (ja) * 1985-12-04 1987-06-17
JPH0338833Y2 (ja) * 1985-12-04 1991-08-15
JPS6350034A (ja) * 1986-08-20 1988-03-02 Tokyo Electron Ltd プロ−バ装置

Similar Documents

Publication Publication Date Title
US5546405A (en) Debug apparatus for an automated semiconductor testing system
JPH08139142A (ja) プローブ装置
JPH02141681A (ja) 試験プローブ
US7282933B2 (en) Probe head arrays
JPS60206149A (ja) ウエハの試験装置
JPH03231438A (ja) プローブカード及びこれを用いたプローブ装置
US6255827B1 (en) Search routine for 2-point electrical tester
JP2003050262A (ja) 高周波icソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法
JP3662179B2 (ja) ウェーハプロービング装置
JP3249865B2 (ja) 半導体集積回路装置の製造方法
US5220278A (en) Fixing card for use with high frequency
JPS6047433A (ja) 多品種搭載ウエハ試験装置
USH663H (en) High density probe head for chip testing
JPH0750321A (ja) プローブカード
JPH06308163A (ja) プローブ装置
JPH06308155A (ja) プローブ装置
JP3052874B2 (ja) Bga型半導体装置のプローブ装置
JPS6137776B2 (ja)
JPS62238633A (ja) 半導体ウエ−ハの電気的特性測定用プロ−ブ針
JP3374890B2 (ja) 半導体チップ検査用プローブの製法
KR102006424B1 (ko) 고주파 데이터 신호 이용을 위한 프로브 카드
JPH0725725Y2 (ja) 高密度マイクロパッド
JP2816695B2 (ja) 固定プローブボード
KR100290440B1 (ko) 프로브 카드의 가변 소자 장착 구조
TW202316133A (zh) 毫米波晶片測試裝置