[go: up one dir, main page]

JPS60182733A - 無接点スイツチのハイブリツド集積回路 - Google Patents

無接点スイツチのハイブリツド集積回路

Info

Publication number
JPS60182733A
JPS60182733A JP59039545A JP3954584A JPS60182733A JP S60182733 A JPS60182733 A JP S60182733A JP 59039545 A JP59039545 A JP 59039545A JP 3954584 A JP3954584 A JP 3954584A JP S60182733 A JPS60182733 A JP S60182733A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor chips
wire
wires
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59039545A
Other languages
English (en)
Inventor
Kiyoshi Miyamoto
宮本　潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP59039545A priority Critical patent/JPS60182733A/ja
Publication of JPS60182733A publication Critical patent/JPS60182733A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は光電スイッチや近接スイッチ等の無接点スイッ
チに関し、特にその検知回路部の実装に特徴を有する無
接点スイッチのハイブリッド集積回路に関するものであ
る。
従来技術とその問題点 光電スイッチや近接スイッチ等の無接点スイッチは、ダ
イオードやトランジスタ等の小信号用半導体素子とスイ
ッチング用としてサイリスクやパワートランジスタ等の
電力用半導体素子とを同時に使用している。ところで回
路実装には小型化が要求されるが、電力用半導体素子は
形状が大きい個別部品だけで小型のミニモールド部品が
提供されていない。そこで小型に実装するために近年ミ
ニモールド実装からチップ実装によるハイブリッド集積
回路へと移行しつつある。そしてこれらの電力用半導体
のチップを他の小信号用半導体チップと合わせてセラミ
ック等の基板上にグイボンドし、更にそれらの間をワイ
ヤボンドして実装し小型化を図るようにしている。この
ように構成されたハイブリッド集積回路では大小様々の
半導体チップが基板上に配置されるが、本来小信号用半
導体チップには例えば３０μのＡｕワイヤ、電力用半導
体チップには２００μのへ１ワイヤ等チップの形状に合
わせてワイヤの太さと種類とを適宜選択する必要がある
。しかしこのようにワイヤの種類を多くすれば製造工程
が複雑となり、製造価格が上昇してしまうという問題点
があった。
そこでワイヤの種類を一種類とするために太いワイヤを
用いることが考えられるが、小信号用半導体チップには
太いワイヤによってボンディングができないという問題
点がある。従って必要に応してワイヤの本数を増やすよ
うにして綱いワ・ｆヤを用いている。第１図ｆａｌ、　
ｆｂｌは細いワイヤを用いて種々の大きさの半導体チッ
プとセラミック基板とを接続した状態を示す断面図であ
る。本図においてセラミック基板１上にパターンが形成
され、種々の大きさの半導体２，３．４がセラミック基
板の他のパターンとワイヤ５によって夫々ｄｉ、　ｄ２
゜ｄ３の距離が連結される。このとき第１図（ｂ）に示
すように大きい半導体チップ４に細いワイヤを接続する
場合には、ワイヤのたれによってチップの端部にワイヤ
が接触しないようにチップの大きさによって図示のよう
にパターンとの距離を選択する必要がある。即ちｄｉ＜
ｄ２＜ｄ３としなければならない。このように大きい半
導体チップを用いる場合にはワイヤによって張架する距
離が長くなるので、セラミック基板のパターンを小型化
することができないという問題点があった。
発明の目的 本発明はごのような従来の無接点スイッチの実装上の問
題点に鑑みてなされたもので、一種類のワイヤを用いる
止ノ（に、大小様々の半導体等のチップを小型に実装す
ることができる無接点スイ・７チ用のハイブリッド集積
回路を提供することを目的とする。
発明の構成と効果 本発明は種々の厚さを有する半導体チップを配線パター
ンを有する基板上に実装してなる無接点スイッチのハイ
ブリッド集積回路であって、相対的に厚い半導体チップ
に接続される配線パターン上に設けられ、該半導体チッ
プに近い厚さををする金属片と、厚い半導体チップ及び
金属片間を含む半導体チップと基板のパターン間をワイ
ヤボンディングにより接続する同一種類のワイヤと、を
有することを特徴とするものである。
このような特徴を有する本発明によれば、厚い半導体チ
ップとパターンとの間にその半導体チップにほぼ等しい
厚さを有する金属片が設けられ、その金属片とワイヤを
介して半導体チップとパターンとが接続される。従って
細いワイヤを用いる場合にもチップとパターン間の距離
を短くすることが可能となり、ハイブリッド集積回路を
小型化することができる。又細いワイヤを用いてもワイ
ヤは金属片との間にほぼ水平に張架されるため、チップ
の端部に接する恐れはなく回路の信頼性を向上すること
ができる。更にチップとパターン間を接続するワイヤは
全て同一種類のワイヤを用いることができるため、ハイ
ブリッドエＣの製造工程が減少し価格の上昇を防ぐこと
が可能となる。
実施例の説明 第２図は本発明によるハイブリッド集積回路のパターン
構成を示すものであって、近接スイッチの出力回路と定
電圧回路に本発明のハイブリッドＩＣを適用した状態を
示す実施例である。本図においてセラミック基板１上に
所定のパターン構成されており、そこに大小様々の半導
体チ・７ブ、例えば整流用ダイオード１０．ザイリスタ
１１゜高耐圧トランジスタＩ２等の比較的小さい半導体
チップと、それより更に小さい小信号用ダイオード１３
及び電力用のパワーＭＯ３ＦＥＴ１４等の大きい半導体
チップがパターン上にダイボンディングされている。そ
して大きなチップであるパワーＭＯ５ＦＥＴ１４の周辺
にはパターン上に金属片１５ａ、１５ｂが設けられる。
この金属片は他の半導体チップと同様にセラミック基板
１のパターン上に導電接着剤１７を印刷し、半導体チッ
プと金属片とを同時にダイボンドにより接続し導電接着
剤１７を固めた後、図示のようにワイヤ１６によりワイ
ヤボンディングしその表面をコーティングする。尚第２
図において複数のワイヤを用い゛ζ接続しているのは電
力容量を上げるためであって、これによって一本の細い
ワイヤ１６を用いて小信号用から電力用までの全てのハ
イブリッドＩＣに用いられるチップとパターンを接続す
ることが可能となる。
ここでパワーＭＯ３ＦＥＴのチップＩ４と金属片１５及
びその間を接続されるワイヤボンドの拡大断面図を第３
図に示す。本図に示すように金属片１５の厚さを半導体
チップとほぼ同一に選択することにより、ワイヤ１６は
チップ１４と金属片１５の間にほぼ水平に張架されるこ
ととなる。従って細いワイヤを用いてもその一部がたれ
てチップ１４のエツジに接触することがなくなり、金属
張架との間隔ｄ４を従来のものに比べて小さく（ｄ３〉
ｄ４）することができる。それ放電流容量に応じて本数
を増加させることによって細い一種類のワイヤ１Ｇを用
いることが可能となる。こうすれば金属片１５を介して
大きいチップの端子をセラミック基板１上のパターンに
接続することができるので、ハイブリッド集積回路を小
型化することができる。
【図面の簡単な説明】
第１図（ａ）、第１図（ｂｌは夫々従来の半導体チップ
とパターンの接続状態を示す断面図、第２図は本発明に
よるハイブリッド集積回路の一例を示すバクーン図、第
３図は本発明による大型チップとパターンとの接続状態
を示す断面図である。 １−−セラミック基板　５．１６−−−−−ワイヤｉ　
ｏ−一一−−整流用ダイオード　１１−−−−−−サイ
リスタ　１２−−−−一高耐圧トランジスタ　１３−−
−−−−小信号用ダイオード　１４−一−−−−パ’７
−Ｍ０３ＦＥＴ　１５ａ、１５ｂ−−−−−一金属片　
１７−−−−−−導電接着剤 特許出願人　立石電機株式会社

Claims (3)

    【特許請求の範囲】
  1. （１）種々の厚さを有する半導体チップを配線パターン
    を有する基板上に実装してなる無接点スイッチのハイブ
    リッド集積回路であって、相対的に厚い半導体チップに
    接続される配線バクーン上に設けられ、該半導体チップ
    に近い厚さを有する金属片と、 前記厚い半導体チップ及び前記金属片間を含む半導体チ
    ップと基板のパターン間をワイヤボンディングにより接
    続する同一種類のワイヤと、を有することを特徴とする
    無接点スイッチのハイプリント集積回路。
  2. （２）前記金属片はその表面が銀メッキされたものであ
    ることを特徴とする特許請求の範囲第１項記載の無接点
    スイッチのハイブリッド集積回路。
  3. （３）前記金属片はその表面が金メッキされたものであ
    ることを特徴とする特許請求の範囲第１項記載の無接点
    スイッチのハイブリッド集積回路。
JP59039545A 1984-02-29 1984-02-29 無接点スイツチのハイブリツド集積回路 Pending JPS60182733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59039545A JPS60182733A (ja) 1984-02-29 1984-02-29 無接点スイツチのハイブリツド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59039545A JPS60182733A (ja) 1984-02-29 1984-02-29 無接点スイツチのハイブリツド集積回路

Publications (1)

Publication Number Publication Date
JPS60182733A true JPS60182733A (ja) 1985-09-18

Family

ID=12556021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59039545A Pending JPS60182733A (ja) 1984-02-29 1984-02-29 無接点スイツチのハイブリツド集積回路

Country Status (1)

Country Link
JP (1) JPS60182733A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356923A (ja) * 1986-08-27 1988-03-11 Fujitsu Ltd 高周波トランジスタ装置
JPH0231438A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置の製造方法。
JPH0585557A (ja) * 1990-05-31 1993-04-06 Pall Corp 容器から液体を分配するためのキヤツプ及び液体分配装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356923A (ja) * 1986-08-27 1988-03-11 Fujitsu Ltd 高周波トランジスタ装置
JPH0231438A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置の製造方法。
JPH0585557A (ja) * 1990-05-31 1993-04-06 Pall Corp 容器から液体を分配するためのキヤツプ及び液体分配装置

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
JP2546195B2 (ja) 樹脂封止型半導体装置
US20060231940A1 (en) High density direct connect LOC assembly
US20090065914A1 (en) Semiconductor device with leaderframe including a diffusion barrier
US4984065A (en) Hybrid resin-sealed semiconductor device
JPH0575017A (ja) 直接式マイクロ回路の減結合装置
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH02278740A (ja) 半導体装置のパッケージング方法
US7157292B2 (en) Leadframe for a multi-chip package and method for manufacturing the same
JPS60182733A (ja) 無接点スイツチのハイブリツド集積回路
US8097952B2 (en) Electronic package structure having conductive strip and method
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2587722Y2 (ja) 半導体装置
JPH04127563A (ja) 半導体装置用パッケージ
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JPH04322435A (ja) 半導体装置およびその製造方法
KR20040013736A (ko) 반도체 패키지 제조방법
KR960043134A (ko) 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법
KR970013233A (ko) 기판을 이용한 센터 패드(center pad)형태의 칩이 적용된 멀티칩 패키지
JPH0758154A (ja) ベアチップの電気接続構造
KR970008634A (ko) 적층형 시시디 패키지 및 그 제조방법
JPH0513624A (ja) 半導体装置
JPH04359455A (ja) 半導体集積回路装置