JPS60163586A - 半導体画像メモリ装置 - Google Patents
半導体画像メモリ装置Info
- Publication number
- JPS60163586A JPS60163586A JP59018317A JP1831784A JPS60163586A JP S60163586 A JPS60163586 A JP S60163586A JP 59018317 A JP59018317 A JP 59018317A JP 1831784 A JP1831784 A JP 1831784A JP S60163586 A JPS60163586 A JP S60163586A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は画像信号や音声信号などをＳ／Ｎ良く記録し、
再生することが可能な半導体画像メモリ装置に関する。
再生することが可能な半導体画像メモリ装置に関する。
画像信号等のアナログ信号を半導体メモリ素子にＳ／Ｎ
良く記録する方法としては、アナログ信号をデジタル信
号に変換して記録する方法が良く用いられる。
良く記録する方法としては、アナログ信号をデジタル信
号に変換して記録する方法が良く用いられる。
ＮＴＳＣ方式やＰＡＬ方式など、現行のテレビジョン方
式の１画面（１フレーム）をデジタル信号に変換すると
、約２Ｍビット（２Ｘ １０’ ビット）のデジタルデ
ータとなり、走査線が１０００本程度の高精細テレビカ
メラの信号を８ビツトのデジタル信号に変換すると約８
メガビツト（８Ｘ １０’ビツト）のデータとなる。
式の１画面（１フレーム）をデジタル信号に変換すると
、約２Ｍビット（２Ｘ １０’ ビット）のデジタルデ
ータとなり、走査線が１０００本程度の高精細テレビカ
メラの信号を８ビツトのデジタル信号に変換すると約８
メガビツト（８Ｘ １０’ビツト）のデータとなる。
このような多量のデータを例えば現状の半導体メモリ素
子に記録しようとすると、多量のメモリ素子が必要にな
る。その結果、回路規模が大きくなり、装置の大形化や
コスト高をまねく。
子に記録しようとすると、多量のメモリ素子が必要にな
る。その結果、回路規模が大きくなり、装置の大形化や
コスト高をまねく。
メモリ容量を減らすにはアナログ信号をデジタル信号に
変換せず、そのまま記録すれば良いが、アナログ信号を
長時間記録できる半導体メモリ素子が現在はない。
変換せず、そのまま記録すれば良いが、アナログ信号を
長時間記録できる半導体メモリ素子が現在はない。
［発明の目的］
本発明の目的は、従来のデジタル信号記録の数分の１の
メモリ容量で、かつＳ／Ｎの良い信号記録が可能な新し
い半導体メモリ装置を提供することである。
メモリ容量で、かつＳ／Ｎの良い信号記録が可能な新し
い半導体メモリ装置を提供することである。
本発明は上記目的を達成するため、アナログ信号を記録
するメモリ部と、デジタル信号を記録するメモリ部を別
に設け、雑音によるアナログ記録系で劣化する微少信号
成分を数ビットのデジタル信号で別メモリに記録し、２
つのメモリ出力を用いてＳ／Ｎの良い信号を再生し、こ
の再生信号をふたたびメモリ装置に記録することにより
巡回形の保持メモリを実現することを大きな特徴とする
。
するメモリ部と、デジタル信号を記録するメモリ部を別
に設け、雑音によるアナログ記録系で劣化する微少信号
成分を数ビットのデジタル信号で別メモリに記録し、２
つのメモリ出力を用いてＳ／Ｎの良い信号を再生し、こ
の再生信号をふたたびメモリ装置に記録することにより
巡回形の保持メモリを実現することを大きな特徴とする
。
本発明の実施例を第１図に示す。入力端子１に加えた画
像信号などのアナログ信号をアナログメモリ装置２に記
録するとともに、アナログ・デジタル変換器（Ａ／Ｄ変
換器）３でｍビットのデジタル信号に変換し、ｍビット
の中の下位のにビットの信号だけをデジタルメモリ装置
４に記録する。
像信号などのアナログ信号をアナログメモリ装置２に記
録するとともに、アナログ・デジタル変換器（Ａ／Ｄ変
換器）３でｍビットのデジタル信号に変換し、ｍビット
の中の下位のにビットの信号だけをデジタルメモリ装置
４に記録する。
メモリ装置２および４は電荷転送形のＣＣＤ（Ｃｇａｒ
ｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）メモリやＭＯＳ
（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏ
ｒ）形半導体メモリなどでよい。
ｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）メモリやＭＯＳ
（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏ
ｒ）形半導体メモリなどでよい。
メモリ装置２にアナログ信号を記録、再生する際、増幅
器や記録媒体から雑音が発生し、第２図に示すように信
号を劣化させる。例えば第２図（イ）に示す信号を記録
、再生すると雑音が加算され、（ロ）にセすような波形
になる。
器や記録媒体から雑音が発生し、第２図に示すように信
号を劣化させる。例えば第２図（イ）に示す信号を記録
、再生すると雑音が加算され、（ロ）にセすような波形
になる。
ここで、第２図（イ）と（ロ）の信号をアナログ・デジ
タル変換器でｍビットのデジタル信号に変換し両者を比
較してみると、ｍビットのデータのうち下位のにビット
のデータは雑音の影響で異なった値になるが、上位（ｍ
−ｋ）ビットのデータは完全に一致する。
タル変換器でｍビットのデジタル信号に変換し両者を比
較してみると、ｍビットのデータのうち下位のにビット
のデータは雑音の影響で異なった値になるが、上位（ｍ
−ｋ）ビットのデータは完全に一致する。
したがって、アナログメモリ装置の入力信号をｍビット
のデジタル信号に変換し、下位のにビット信号だけを雑
音の影響を無視できるデジタル記録装置に記録し、アナ
ログ信号記録と併用すれば従来より少ないメモリ容量で
ｍピッ１〜勤当の信号記録が可能になる。
のデジタル信号に変換し、下位のにビット信号だけを雑
音の影響を無視できるデジタル記録装置に記録し、アナ
ログ信号記録と併用すれば従来より少ないメモリ容量で
ｍピッ１〜勤当の信号記録が可能になる。
アナログメモリ装置のメモリ容量は、デジタル記録の際
のメモリ容量の１ ／ ｍになるため、本発明の信号記
録方式を用いると、ｍビットの全デジタル記録に比し、
メモリ装置の容量を（ｋ＋１）７ｍに減らすことができ
る。
のメモリ容量の１ ／ ｍになるため、本発明の信号記
録方式を用いると、ｍビットの全デジタル記録に比し、
メモリ装置の容量を（ｋ＋１）７ｍに減らすことができ
る。
第１図のデジタル・アナログ変換器（Ｄ／Ａ変換器）５
、レベル補正回路６、Ａ／Ｄ変換器７、減算回路８、補
正信号発生回路９、演算回路ｌ０１Ｄ／Ａ変換器１１は
アナログおよびデジタルメモリ装置に記録した信号から
の元の信号を復元するための回路で、以下信号の復元方
法について説明する。
、レベル補正回路６、Ａ／Ｄ変換器７、減算回路８、補
正信号発生回路９、演算回路ｌ０１Ｄ／Ａ変換器１１は
アナログおよびデジタルメモリ装置に記録した信号から
の元の信号を復元するための回路で、以下信号の復元方
法について説明する。
前にのべたように、アナログメモリ装置２を通った信号
は雑音の影響を受け、Ａ／Ｄ変換器７でデジタル信号に
変換すると下位ビットは誤った信号になるが、デジタル
メモリ装置４の出力を用いると補正することができる。
は雑音の影響を受け、Ａ／Ｄ変換器７でデジタル信号に
変換すると下位ビットは誤った信号になるが、デジタル
メモリ装置４の出力を用いると補正することができる。
この原理を第３図と第４図を用いて説明する。説明の都
合上、ｍ＝５゜ｋ＝２の場合を例にとる。
合上、ｍ＝５゜ｋ＝２の場合を例にとる。
ｍ＝５、すなわち５ビツトのデジタル信号は２’＝３２
のアナログレベルを表現できる。今仮に、レベル１５を
考えて見ると、レベル１５のデジタル信号は０１１１１
となる。このレベル１５が雑音の影響を受け、レベル１
６や１４に変化したとすると、この値に対応したデジタ
ル信号も第４図（イ）に示すように１００００や０１１
１０に変わる。この結果、下位の２ビツト（７ｂ）も１
１がらｏｏや１０に変化する。
のアナログレベルを表現できる。今仮に、レベル１５を
考えて見ると、レベル１５のデジタル信号は０１１１１
となる。このレベル１５が雑音の影響を受け、レベル１
６や１４に変化したとすると、この値に対応したデジタ
ル信号も第４図（イ）に示すように１００００や０１１
１０に変わる。この結果、下位の２ビツト（７ｂ）も１
１がらｏｏや１０に変化する。
本発明の主旨は下位２ビツトを１１に置きかえることで
あるが、単におきかえただけではアナログの１５レベル
に相当するデジタル符号が１００１１となり、０１１１
１とは異なった値になる。
あるが、単におきかえただけではアナログの１５レベル
に相当するデジタル符号が１００１１となり、０１１１
１とは異なった値になる。
そこで、本発明の実施例においては以下にのべるような
補正を行う。
補正を行う。
アナログメモリ部２では信号の減衰がさけられないため
、レベル補正回路６で信号レベルの補正を行う。テレビ
ジョン信号では映像信号の存在しない水平や垂直のブラ
ンキング期間があるので、この部分にマーカー信号をそ
う入し、このマーカ一信号を基準にレベル補正を行えば
良い。マーカー信号はアナログ信薔にそう人するだけで
も良いが、より正確な補正を行うためにはアナログとデ
ジタルの両信号に同レベルのマーカーを付加すれば良く
、第１図の実施例でもこの方法を採用している。第１図
の５はＤ／Ａ変換器で、デジタル信号にそう入している
マーカー信号をアナログ信号にもどし、レベル補正回路
６へ供給するためのものである。
、レベル補正回路６で信号レベルの補正を行う。テレビ
ジョン信号では映像信号の存在しない水平や垂直のブラ
ンキング期間があるので、この部分にマーカー信号をそ
う入し、このマーカ一信号を基準にレベル補正を行えば
良い。マーカー信号はアナログ信薔にそう人するだけで
も良いが、より正確な補正を行うためにはアナログとデ
ジタルの両信号に同レベルのマーカーを付加すれば良く
、第１図の実施例でもこの方法を採用している。第１図
の５はＤ／Ａ変換器で、デジタル信号にそう入している
マーカー信号をアナログ信号にもどし、レベル補正回路
６へ供給するためのものである。
レベル補正を施したアナログ信号はＡ／Ｄ’＆換器７で
デジタル信号にかえ、下位２ビツトの信号７ｂを減算回
路に送る。
デジタル信号にかえ、下位２ビツトの信号７ｂを減算回
路に送る。
減算回路８は２つのデジタル信号７ｂと４ａとの差を作
るごく一般的な回路で、第３図に示すように一方の信号
を符号反転させるインバータ回路１４と加算器１３、加
算結果の最後の桁に１を加える回路とからなる。
るごく一般的な回路で、第３図に示すように一方の信号
を符号反転させるインバータ回路１４と加算器１３、加
算結果の最後の桁に１を加える回路とからなる。
この減算回路８の出力は、桁上げ出力Ｃと上位および下
位ビット出力１３ａ、１３ｂからなり、第４図に示すよ
うにアナログ信号の１６．１５゜１４のレベルに対して
各々、００１，１００゜０１１のデータかえられる。
位ビット出力１３ａ、１３ｂからなり、第４図に示すよ
うにアナログ信号の１６．１５゜１４のレベルに対して
各々、００１，１００゜０１１のデータかえられる。
ここで、桁上げ出力Ｃと上位ビット出力１３ａが００の
場合だけ第１図のＡ／Ｄ変換器７の上位ビット出カフａ
、すなわち１００から１を引き、０１１に修正したのち
、下位２ビツトを４ａの出力１１で置きかえてやれば元
の信号を完全に復元することができる。
場合だけ第１図のＡ／Ｄ変換器７の上位ビット出カフａ
、すなわち１００から１を引き、０１１に修正したのち
、下位２ビツトを４ａの出力１１で置きかえてやれば元
の信号を完全に復元することができる。
第５図は２０のアナログレベルが変動した場合の例であ
る。この場合は減算回路の桁上げ出力Ｃと上位ビット１
３ａの出力が１１になったとき、データ７ａ、すナワち
１００に１を加えてやれば元の信号を復元できる。
る。この場合は減算回路の桁上げ出力Ｃと上位ビット１
３ａの出力が１１になったとき、データ７ａ、すナワち
１００に１を加えてやれば元の信号を復元できる。
このように減算回路８の桁上げ出力と最上位ビットの出
力を監視し、２つの出力が００の時には７ａの最終桁か
ら１を引き、１１の時には最終桁に１を加えれば元の信
号を完全に復元できる。補正信号発生回路９は減算回路
８の出力を監視し、±１の補正信号を発生させる回路で
あり、演算回路１０は±１の補正信号を７ａの最終桁に
加える回路である。
力を監視し、２つの出力が００の時には７ａの最終桁か
ら１を引き、１１の時には最終桁に１を加えれば元の信
号を完全に復元できる。補正信号発生回路９は減算回路
８の出力を監視し、±１の補正信号を発生させる回路で
あり、演算回路１０は±１の補正信号を７ａの最終桁に
加える回路である。
したがって演算回路１０の出力１０ａとデジタルメモリ
装置４の出力４ａとをＤ／Ａ変換器に加えてやればｍビ
ットのデジタル信号と同質のアナログ信号を復元するこ
とができるので、Ｄ／Ａ変換器の出力１１ａとデジタル
メモリ装置４の出力４ａを各々スイッチ回路１５．１６
を介して元にもどしてやれば、Ｓ／Ｎ劣化のない巡回形
保持メモリを構成することができる。
装置４の出力４ａとをＤ／Ａ変換器に加えてやればｍビ
ットのデジタル信号と同質のアナログ信号を復元するこ
とができるので、Ｄ／Ａ変換器の出力１１ａとデジタル
メモリ装置４の出力４ａを各々スイッチ回路１５．１６
を介して元にもどしてやれば、Ｓ／Ｎ劣化のない巡回形
保持メモリを構成することができる。
以上、本発明の半導体メモリ装置はアナログ記録の最大
の欠点とされていたＳ／Ｎの劣化を完全に除去できるだ
けでなく、信号を巡回させることにより、長時間情報を
保持できる。また、完全なデジタル記録にくらべ、メモ
リ容量を数分の１に低減することができるためその効果
は非常に大きい。
の欠点とされていたＳ／Ｎの劣化を完全に除去できるだ
けでなく、信号を巡回させることにより、長時間情報を
保持できる。また、完全なデジタル記録にくらべ、メモ
リ容量を数分の１に低減することができるためその効果
は非常に大きい。
なお、上述の説明ではアナログメモリ装置とデジタルメ
モリ装置を分けて考えたが、同一メモリ装置に並列また
は分割して記録しても良いことば言うまでもない。
モリ装置を分けて考えたが、同一メモリ装置に並列また
は分割して記録しても良いことば言うまでもない。
例えば、ＣＯＤメモリ素子等を用いる場合はにビットの
デジタル信号を多値化し、２にのレベル変化に変えて記
録することも可能である。
デジタル信号を多値化し、２にのレベル変化に変えて記
録することも可能である。
第１図は本発明の記録方式の具体例を示すブロック図、
第２図は第１図の動作を説明するための波形図、第３図
は減算回路の構成図、第４．第５図は信号の復元方法を
説明するための各部の信号を示す図である。 ２・・・アナログメモリ装置、３，７・・・アナログ・
デジタル変換器、４・・・デジタルメモリ装置、５゜１
１・・・デジタル・アナログ変換器、６・・・レベル補
正回路、８・・・減算回路、９・・・補正信号発生回路
、■１図 第 ２ 図 （わ （ロ） 罫 ３ 図 ％４ ロ
第２図は第１図の動作を説明するための波形図、第３図
は減算回路の構成図、第４．第５図は信号の復元方法を
説明するための各部の信号を示す図である。 ２・・・アナログメモリ装置、３，７・・・アナログ・
デジタル変換器、４・・・デジタルメモリ装置、５゜１
１・・・デジタル・アナログ変換器、６・・・レベル補
正回路、８・・・減算回路、９・・・補正信号発生回路
、■１図 第 ２ 図 （わ （ロ） 罫 ３ 図 ％４ ロ
Claims (1)
- 画像信号等のアナログ信号を記録するアナログメモリ部
と、上記アナログ信号をｍビットのデジタル信号に変換
して、下位のにビットの情報を独立に記録するデジタル
メモリ部とを有し、上記２つのメモリ部の信号を用いて
アナログ信号を復元する半導体画像メモリ装置において
、復元したアナログ信号をふたたび上記アナログメモリ
部に記録する手段と、デジタルメモリ部の出力をふたた
びデジタルメモリ部に記録する手段により、信号の保存
が可能な巡回形保持メモリ装置を構成することを特徴と
する半導体画像メモリ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018317A JPS60163586A (ja) | 1984-02-06 | 1984-02-06 | 半導体画像メモリ装置 |
| EP85100992A EP0151468B1 (en) | 1984-02-06 | 1985-01-31 | Signal storage system |
| DE8585100992T DE3560040D1 (en) | 1984-02-06 | 1985-01-31 | Signal storage system |
| US06/697,761 US4677621A (en) | 1984-02-06 | 1985-02-04 | Signal storage system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018317A JPS60163586A (ja) | 1984-02-06 | 1984-02-06 | 半導体画像メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60163586A true JPS60163586A (ja) | 1985-08-26 |
Family
ID=11968233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59018317A Pending JPS60163586A (ja) | 1984-02-06 | 1984-02-06 | 半導体画像メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4677621A (ja) |
| EP (1) | EP0151468B1 (ja) |
| JP (1) | JPS60163586A (ja) |
| DE (1) | DE3560040D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903025A (en) * | 1987-04-07 | 1990-02-20 | Nakamichi Corporation | Signal path setting circuit |
| US5793547A (en) * | 1989-10-02 | 1998-08-11 | Canon Kabushiki Kaisha | Information signal reproducing apparatus with signal correcting function |
| US5303093A (en) * | 1990-06-01 | 1994-04-12 | Victor Company Of Japan, Ltd. | Noise reduction/elimination apparatus for use with rotary head type recording/reproducing apparatus |
| US5323275A (en) * | 1991-01-31 | 1994-06-21 | Sony Corporation | Digital signal recording and/or reproducing apparatus having correlated digital and analog signal level controllers |
| US5426540A (en) * | 1992-08-07 | 1995-06-20 | Teac Corporation | Digital audio reproducing apparatus |
| KR0183704B1 (ko) * | 1994-12-19 | 1999-04-15 | 김광호 | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4333160A (en) * | 1978-11-20 | 1982-06-01 | Victor Company Of Japan, Ltd. | Memory control system |
| US4423441A (en) * | 1979-08-30 | 1983-12-27 | Mitsubishi Denki Kabushiki Kaisha | PCM Record reproducer |
| JPS5665309A (en) * | 1979-10-26 | 1981-06-03 | Sony Corp | Time-axis converter |
| JPS5786137A (en) * | 1980-11-18 | 1982-05-29 | Sony Corp | Pcm signal recording system |
| JPS57125588A (en) * | 1981-01-29 | 1982-08-04 | Sony Corp | Digital reproducing device for video signal |
| JPS5845613A (ja) * | 1981-09-11 | 1983-03-16 | Hitachi Ltd | Ｐｃｍレコ−ダ |
| JPS58179913A (ja) * | 1982-04-15 | 1983-10-21 | Sony Corp | オ−デイオ信号の記録装置 |
| JPS58185015A (ja) * | 1982-04-23 | 1983-10-28 | Sony Corp | デジタルデ−タ信号記録再生装置 |
| JPS591114U (ja) * | 1982-06-28 | 1984-01-06 | クラリオン株式会社 | ピツチ変換装置 |
| DE3373952D1 (en) * | 1982-11-19 | 1987-11-05 | Hitachi Ltd | Multitrack pcm reproducing apparatus |
| ATE27496T1 (de) * | 1983-06-24 | 1987-06-15 | Siemens Ag | Stoerungserkennungs- und -aufzeichnungssystem. |
-
1984
- 1984-02-06 JP JP59018317A patent/JPS60163586A/ja active Pending
-
1985
- 1985-01-31 EP EP85100992A patent/EP0151468B1/en not_active Expired
- 1985-01-31 DE DE8585100992T patent/DE3560040D1/de not_active Expired
- 1985-02-04 US US06/697,761 patent/US4677621A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0151468A1 (en) | 1985-08-14 |
| EP0151468B1 (en) | 1986-12-30 |
| DE3560040D1 (en) | 1987-02-05 |
| US4677621A (en) | 1987-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4348659A (en) | Method and apparatus for encoding a digital signal to have minimal DC component | |
| JPS60163586A (ja) | 半導体画像メモリ装置 | |
| US4583074A (en) | Expansion circuit for digital signals | |
| JPH0572136B2 (ja) | ||
| JP3893474B2 (ja) | 画像データ形成方法および画像データ記録装置 | |
| JPH0664862B2 (ja) | デイジタル画像記録再生装置 | |
| JPS60107932A (ja) | アナログ・デイジタル変換装置 | |
| US6515600B2 (en) | Circuit arrangement for regenerating the black level of video signals | |
| KR920003522B1 (ko) | 디지탈 클립회로 | |
| JPH0380621A (ja) | 映像信号の歪補正装置 | |
| EP0438293B1 (en) | Video signal recording/reproduction device having dropout compensation function | |
| JPS60119665A (ja) | 信号記録方式 | |
| JPH0454415B2 (ja) | ||
| JP3702469B2 (ja) | 信号処理装置およびカラーテレビカメラ | |
| US5793547A (en) | Information signal reproducing apparatus with signal correcting function | |
| JP3197909B2 (ja) | 電子スチルカメラの階調改善回路 | |
| JP2544352B2 (ja) | 映像信号の歪補正装置 | |
| JP3064762B2 (ja) | ディジタルビデオ信号の処理方法とディジタルビデオ信号の処理装置 | |
| JPH06309812A (ja) | ディジタルデータ伝送装置 | |
| JPS60119666A (ja) | 信号記録方式 | |
| JP2810362B2 (ja) | 画像情報信号符号化装置 | |
| KR100262093B1 (ko) | D－vhs시스템의 재생시 데이터 변환 방법 및 이를 수행하는데 적합한 회로 | |
| JPH03292065A (ja) | 直流レベル補正装置 | |
| JP2008258836A (ja) | 撮像装置、信号処理回路、信号処理装置、信号処理方法及びコンピュータプログラム | |
| JPH0750808A (ja) | 映像信号処理回路 |