JPS60154626A - 溝内堆積方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体表面に選択的に物質を堆積形成する方法
及び装ＭＶｃ関し、特に半導体表面に形成した溝内に物
質を充填堆積−ｒる際に用いて好適な溝内堆積方法およ
び装置に関するものである。

〔背景技術〕

半導体装置の製造工程では半導体基板表面へ金属、非金
属の材料な堆積することによって４−１膜や絶縁膜を構
成する。近年の素子の微細化および高集積化のためのｎ
型絶縁構造の形成にこの堆積技術が利用される。溝型絶
縁構造として考えられる一例を第１図に示す。溝型絶縁
構造は例えばＭＯ８型電界効果トランジスタＱ＋　、Ｑ
２の素子間を絶縁分離するために設けられる。半導体基
板１の主面に形成したＵ型の溝２内に５ｉ０２等の絶縁
物質３を充填して構成したものである、溝の深さに対し
て平面の幅寸法を小さくでき、素子Ｑ＋＋Ｑ２間の間隔
を低減して高集積化を達成できる。

前記溝２の形成には、半導体基板１０表面上にパターン
形成した５ｉ０２膜やＳｉ３Ｎ４膜をマスクとしたＲＩ
Ｅ（反応性イオンエツチング）法が利用される。溝２内
への５ｉ０２３の充填にはＣＶＤ（Ｃｈｅｍｉｃａｌ　
Ｖａｐｏｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法が利用される
。不必要部分に堆積された５ｉ０２を除去−「るエツチ
ング法が利用される。これにより前記溝型絶縁構造が構
成される。

本発明者の検討によれば、集積度の向上に伴なって前記
溝２の幅寸法が増々微小化した場合に、次のような問題
があることがわかった。第２図に示すように、溝２内へ
の５ｉ０２３の堆積に伴なって溝２の開口部（基板１の
主面の端部）に堆積し７’ｔＳ１０２３ａが横方向（基
板１の主面と同一方向）に拡大成長される。５ｉ０２３
ａは溝２の開口を塞いでしまい、以後の溝内へのＳｉｎ
、の堆積が阻害ないし不能とされることがある。このよ
うな現象が生じると溝内部に空洞が形成され、素子間の
絶縁の信頼性が低下される。したがって、この種の溝型
絶縁構造の幅寸法の低減には限界があり、半導体装置の
高集積化を抑制する要因の一つになる。

なお、第２図中、４，５は夫々Ｓ　ｉ（ｈ　＋　Ｓ　ｉ
ｓ　Ｎｓ膜である。

〔発明の目的〕

本発明の目的は微小寸法の溝内に絶縁物質等を完全に堆
積充填することができ、これにより溝の微細化ないし高
集積化を達成することのできる溝内堆積方法を提供する
ことにある。

捷た、本発明の目的は微小寸法の溝内への物質の堆積を
良好にかつ容易に行なうことができる溝内堆積装置を提
供することにある。

本発明の前記ならびにその１１かの目的と新規な特徴は
、本明細書の記述および添付図面からあきらかになるで
あろう。

〔発明の概要〕

本願において開示される発明σ）うち代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、溝内に充填させる堆積物を成長させる気相反
応ガスと、堆積物を低速度でエツチングするエツチング
ガスとで気相反応させて堆積物の成長を行なうことによ
り、溝内での堆積成長を進める一方で溝開口部の堆積物
をエンチング除去して溝開口の閉塞を防止し、これによ
って溝幅寸法の微小化にかかわらず堆積物を溝内に完全
に充填させることができ、高信頼性かつ高集積度の半導
体装置を得ることができる。

また、堆積物を気相反応成長させる反応カスと、堆積物
をエツチングするガスとを気相反応室内に供給できる構
成とし、必要に応じて工７チングガスの混入割合を調整
し得る構成とすることにより、溝開口の閉塞を生ずるこ
とのないＹｒＩｔ内堆積全堆積うことができる。

〔実施例］〕

第３図（Ａｌ−（Ｆ’ｌは本発明方法をＭ　Ｏ’　Ｓ型
市界効果トランジスタを有する半導体装置に適月４し／
ｃ場合の工程断面図を示している。

第３図＋ＡＩのように、（１００）の結晶面を有し、比
抵抗２〜１０Ωｃ１１０’）ｐ型シリコン半導体基板１
０を準備する。半導体基板１０の主表面を熱酸化して５
ｉ０２膜】１を形成する。その上に全面にＣＶＤ法によ
りＳｉ３Ｎ４膜１２を薄く形成する。

第３図（８１のように全面にホトレジスト膜Ｉ３を形成
し、かつこれをホトリソクラフィ技術によりバターニン
グする。このホトレジスト膜１３をマスクとして前記Ｓ
ｔ、、Ｎ４膜１２と５ＩＯ２膜］１をエンチングし、絶
縁分離溝の形成箇所に窓１４を形成する。

躯３図（ＣＩのように、バターニングされた前記５ｉｓ
Ｎ４膜１２と５ｉＯｚＢｔＡ１１をマスクとしてＲＩＥ
法によりシリコン基板１０をエンチングする。

これにより、主面に垂直な壁を有するＵ字型の溝１５が
形成される。溝１５の形成後に内面を弗硝酸で軽（エツ
チングして表面を整える。必要に応じて溝１５底面にボ
ロンをイオン打込みして溝底部にｐ＋型チャネルストッ
パ１６を形成する。

次に、後述する溝内堆積装置としての気相反応装置にお
いて、Ｎ、キャリヤカス、５ＩＨ４と０２の各ガスによ
る気相反応により、第３図（■））のように、溝１５内
部に堆積物としてのＳｉｎ、１７を堆積かつ充填させる
。

前記溝内堆積装置としての気相反応装置は、第４図に概
略図で全体構成を示す。この装置は、所謂ＣＶＤ装置と
して構成している。石英ガラス製の反応室５０にりす内
部にウェーッ）（シリコン！、（叛）１０を保持するウ
ェーッ・保持具５１を設備する。

反応室５ハの上方および下方ＫＦｉガス供給口５２と排
気口５３を開設している。反応室５０の周囲には赤外ラ
ンプ等の加熱手段５４を備えている、前記ガス供給口５
２［Ｈ−配管５５およびパルプ５６ａ〜５６ｄを通して
、キャリヤガスとしてのＮ２ガス源５７、気相反応ガス
としての５ＩＨ４ガス源５８とＯ，ガス源５９、ＳｉＯ
２のエツチングガスとしてのＨＦ（弗酸）ガス源６０を
接続している。排気口５３には排気ポンプ６１を接続（
、て反応室５０内を所要の真空圧に設定できるようにな
っている。

前記ｍ１５内への５ｉ０２１７の堆積に際しては、パル
プ５６ａを開いて反応室５０内ＫＮ、ガスを導入する。

反応室５０内を排気ポンプ６１により所要のＮ２ガス圧
力にコントロールする。この後、パルプ５６ｂと５６ｃ
を開いて反応ガスであるＳｉＨ４ガスと０２ガスとを反
応室５ｏに導入する。

そして、加熱手段５４を用いた加熱条件下で、気相反応
を生じさせることによって５ｉ０２を成長させ、これを
シリコン基板ｌｏ上に堆積させる。このとき、パルプ５
６ｄを少し開いてＨＦガスを反応室５０内に導入する。

これにより、シリコン基板１０の表面のＳｉ３Ｎ４膜１
２上に堆積される５ｉ０２　（５ｉ０２核）は、ＨＦガ
スによりエツチングされて除去される。８１．Ｎ４膜１
２は５ｉ０２膜１】および半導体基板１０のエツチング
を阻止する。ところが、溝１５内に堆積された５ｉ０２
（Ｓｉ０２核）は、溝１５内面のＳｉ　との親和力が強
いのでエツチング速度より永堆積速度の方が大きくなる
ため、結果的に５ｉｎ２１７が堆積充填される。したが
って、溝１５開口に付着した５ｉ０２け直ちにエツチン
グで除去される。溝】５の幅寸法が小さい場合にも開口
が閉塞されること幻なく、溝１５内へのＳｔＯ，の堆積
を確実なものとする。

ＨＦガスの混入割合および濃度を調節することにより、
堆積率、エンチング率およびこれらの比をコントロール
できるー 次に、第３図ｆＥｌのようにＳｉ３Ｎ４膜１２と５ｉ０
２膜１１をエンチングで除去する。、露出した半導体基
板１００表面にその熱酸化により新たにゲート酸化膜１
８を形成する。この後、常法によりＭＯＳ電、界効果ト
ランジスタを形成する。第３図（Ｆｌのように溝１５内
に堆積した５ｉｎ２１７を素子分離絶縁層としたＭＯ８
ＩＣ，ＬＳＩを構成できる。

＠３図中、１８けゲート酸化膜、１９はゲート電極、２
０はｎ＋ソース、ドレイン領域、２１は層間絶縁膜、２
２ｔｊソース、ドレイン電極である。

このようにして構成した半導体装置は、素子分離用の溝
］５を微小幅にしても緻密な５ｔＯ２の充填が可能であ
る。ゆえに、絶縁層としての幅寸法、即ち素子間距離を
低減でき、半導体装置の高集積化を達成できろ。１ｋ、
分離層は５ｔ０２のみで構成されイ）σ）で、アイソレ
ージ−、ン容ｉｆ−を小さく、素子スピードの向上を図
りイ１１ろ、ＣＶＤによる５ｉｏ２層を用いていイ）σ
）でシリコン基板１０内における応力の発生が少なく、
結晶欠陥が生じない。

〔実施例２〕 第５１ツ１ｆＡ）〜ｆＦｌ妊本発明の他の実施例ろ示し
、バイポーラトランジスタを素子としに半嗜、体装置σ
）例である。

グＳ　５１Ｚ：　（Ａ）に示すように、（１０（＋　）
の結晶面を有し、比抵抗１０〜４０ΩｃｍＱ）ｐ型シリ
コン半導体基板３０に１〜２μｍσ）ｎ″狸込層；３１
を形成し、かつその上に２〜３μｍのｎ型エピタキシャ
ル層３２を形成する。そして、半導体基鈑３０の表面に
５ｉ０２膜３：３とＳ　Ｉ　３　Ｎ４膜３４を形成する
。

前例と同様に、ホトレジストを使用しｒホトリソグラフ
ィ技術により第５図（ＢｌのようＶＣＳ　ｉ　０２膜３
３とＳ　ｉ　３　Ｎ４膜３４をパターニングする。

５ｉ０２膜３；３と５ｉｓＮ４１！１３４をマスクとし
、ヒドラジンをエツチング液としてシリコン基板３０を
０．５〜１μｍの深さ捷で異方性エツチングし、次いで
ＲＩＥ法を用いたドライエツチングにより基板３０を埋
込層３１下に達する−まで工、Ｐングする。これにより
、第５図（Ｃ１σ）ように１−側θ）開口部３５ａにお
いてテーパ面状にさねたＵ型σ）溝３５が形成さねろ。

そのヒで、溝３５底面にポロンをイオン打込みし、史に
軽く熱酸化を行フ１゛つ７、これにより、第５図ｆＤＩ
のように、溝３５のＩｉ（側にｈ　ｐ４−のチャネルス
トンバ３６が形成され１．）、＋、ｌ；３５内面知は５
ＩＯ２膜：う７が形１＋Ｖ、されイ）１、しかる十で、
Ｆ＋ｆ１例と同様σ）溝内堆積装置を（ＩＪ・用して溝
３５内に５ｉ０２：（８を第５図（ｐ；Ｉσ）よＣ）に
」１１−オｆ？　充ノ直させる。こσ）とき、５ｉｑＮ
１１嗅３４−ト・ぐ・ン凸３５開「］部３５　ａ近傍に
付着さ１＋るｓ　＋　０２　（Ｓ　ｌ　０２核）プバエ
ノチングガスにより除去さ牙１て溝３５開口σ）閉塞を
防止でさる。こｆｉは６１１例と同じであイ）。

但し、本例でＩｄ　（Ｒ３５内に５ｉ０２膜３７を予め
形成しているσ）で、５ｉ０２核が前例の基板が露出し
ている場合よりも付着し易く、堆積充填の効率な向上で
きる。

溝３５内を５ｉｎ２３８で充填した後、前記Ｓｉ３Ｎ、
膜３４とＳ　ｉＯ２膜３３を除去する。この後、常法に
より第５図１のバイポーラトランジスタを形成し、バイ
ポーラｇｌＩｃ、ＬＳＩを構成する。第５図中、３９は
ｎ　コレクタコンタクト層、４０はｐ型ベース層、４１
はｎ１工ミツタ層、４２〜４４は各市、極である、。

こσ）ように構成した半導体装置によ牙１ば、溝３５の
幅寸法を微小にしても５ｉＯ２３８の堆積時に溝開口が
閉塞さｈろことかない。ゆえに、完全な５ｉ０２σ）充
填がｏＪ能になり、高集積化および市信頼度化を達成で
きる。才だ、溝３５内には８４０２が充填されているだ
けであるのでアイソレージヨシ容量を低減してコレクタ
容量を低減し素子の高速化を達成する。ＣＶＤによる５
ｉｎ２なσ）でシリコン基板３０に対する応力を低減し
て結晶欠陥の発生を防止できる１、更に、溝３５の開口
部３５ａをテーパ状に形成（７ているので、垂直壁の場
合よりも欠陥の発生を抑制することができる。

なお、前記各吹施例において、溝内にＳ＋０２を堆積し
た後にこれを加熱してデンシファイしてもよい。

ｒ効果〕 （１１シリコン基板に形成したＩＩ内に気相反応により
形成し１ｓｉ０２を堆積充填する際に、気相反応カス中
に３ｉ０２σ）エツチングガスを混入させでいるので、
溝開口部に付着」−るＳｉｎ、をエツチング除去するこ
とができ溝の開口の閉塞を防止しかつ溝内への５ｔＯ２
の充填を完全なものとして（ｅ軸性の高い素子間分離構
造を得ることができる。

（２）　溝σ）開口の閉塞を防止できるσ）で、溝幅寸
法を低減しても溝内への５ｉ０２σ）堆積を良好に行な
うことができ、これにより素子分離構造の幅寸法を低減
して高集積度の半導体装ｆ６を得ろことができる０ （３）溝内には空洞が形成されることなくＳｉＯ２を堆
積できので、素子分離層としての谷州を低減して素子の
高速化を達成でき、かつシリコン基板に対する応力を低
減して基板内での結晶欠陥の発生を防止できる。

（４）　溝を形成した上で気相反応させるだけでよ〈従
来法のようにパターニングやエツチング等の別工程を必
要上しないので、素子分離構造を容易に形成できろ。

（５）溝内堆積装置は気相反応装置における供給ガス系
にエンチングガス源を接続し、気相反応時にこのエツチ
ングガスを反応ガス中に混入し得る構成としているので
、従来の気相反応装置に対して構造を復航化することは
なく、微小幅の溝内への８４０２の堆積充填を良好に行
なうことができる、（６）　エツチングガスの混入割合
、つまり濃度を調節可能とすることにより溝幅寸法に適
した堆積速度、エツチング速度を得ることができ、５ｉ
０２σ）緻密な堆積、充填を達成する。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定さ第１
るものでになく、その要旨を逸脱しない範囲で種々変更
可能であることＦｉいうまでもない。

たとえば、気相反応カス内に混入させるエツチングガス
はＳｉｎ、核をエツチングできるものであｔｔ、ｉｊＨ
Ｃｌ、ＨＢ　ｒ、ＨＩ等のガスであってもよい。また、
素子はｐチャネルＭＯ８）ランジスタでもよく、或いは
ＣＭＯ８，パイＣＭＯ８等であってもよい。更に反応用
σ）装置はバレル型やそσ）他の大量処理が可能な構成
であってもよく、ガス量のコントロール方式も種々の方
式を採用できる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景とかった利用分野であるシリコン基板を主体
とした＃導体装置の素子分離構造に適用した場合につい
て説明したが、それに限定されるものではなく、ＧａＡ
ｓや化合物半導体はもとより、素子分離用途以外の例え
ばキャパシタ等の電子素子構造としても利用できる。

【図面の簡単な説明】

第１図は従来の素子分離構造の断面図、第２図はその不
具合を説明するための断面図、第３図（Ａｌ−（Ｆ’ｌ
は本発明方法の一実施例の断面工程図、 第４図は本発明装置の構成図、 第５図ｆＡｌ〜（Ｆｌｌｄ本発明方法の他の実施例の断
面工程図である。 １０・・・シリコン基板、１１・・・Ｓ’ｉ　０．　ｇ
、１２・・・Ｓｉ３Ｎ４１ｇ、１５・・・溝、１６・・
・チャネルストッパ、第７・・・５ｉ０２．１８・・・
ゲート酸化膜、１９・・・ゲート、２０・・・ソース、
ドレイン領域、２１・・・層間絶縁膜、２２・・・ソー
ス、ドレイン電極、３ｏ・・・シリコン基板、３１・・
・埋込層、３２・・・エピタキシャル層、３３　・・・
Ｓ　ｉ　Ｏｔ　ＭＡ、３４・・・５Ｉ３Ｎ４膜、３５・
・・ｎ、３６・・・チャネルストッパ、３７・・・５ｊ
０２．３８・・・５ｉｎ２．３９・・・コレクタコンタ
クＨｔｊｔ、４０・・・ベース、４１・・・エミッタ、
５ｏ・・・反応室、５２・・・カス供給口、５３・・・
排気口、５４・・・加熱手段、５６ａ〜５６ｄ・・・バ
ルブ、５７・・・Ｎ２ガス、５８−　Ｓ　ｊＨ４ガス、
５９−Ｑ、ガス、６Ｏ−ＨＦカス、６１・・・排気ポン
プ。 第　１　図 第　２　図 第　３　図 （Ａ） 第　３　図 第　４　図 第　５　図 と／’ｌ） 、Ｉｌｄ

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の表面に形成した溝内に８４０２等の物
   質を気相反応法によって堆積しかつ充填させるのに際し
   、気相反応ガス中に堆積物をエツチングし得るエツチン
   グガスを混入させ、気相反応堆積の進行と同時に溝開口
   や溝以外の部位に付着した物質をエツチング除去するこ
   とを特徴とする溝内堆積方法。 ２、半導体基板の素子間位置に溝を形成し、この溝内に
   ８３０２等の絶縁物質を堆積充填して素子間分離構造を
   形成する特許請求の範囲第１項記載の溝内堆積方法。 ３、半導体基板の溝以外の表面にはＳｉ３Ｎ４膜を形成
   した上で溝内の堆積充填を行なう特許請求の範囲第１項
   又は第２項記載の溝内堆積方法８４、気相反応ガスとし
   てｏ２ガス、ＳｉＨ４ガスを使用し、エツチングガスと
   してＨＦ、Ｈ（１゜ＨＢｒ、ＨＩ等のガスを使用してＳ
   ｉｎ、、を溝内に堆積充填してなる特許請求の範囲第１
   項ないし第３項のいずれかに記載の＃へ堆積方法。 ５、溝はＲＩＥ法或いはウェット法とＲＩＥ法を併用し
   て細幅に形成する特許請求の範囲第１項ないし第４項の
   いずれかに記載の溝内堆積方法。 ６、表面に溝を形成した半導体基板を内部に載置しかつ
   内部を所要の温度に保った反応室と、この反応室内に供
   給するキャリヤガス、気相反応カス。 エツチングガスのカス供給口と、反応室内を所要のカス
   圧に調節する排気口とを有し、気相反応時には前・記反
   応家内に前記気相反応カスを導入して気相反応成長物を
   前記半導体基板上に堆積させ得る一方、気相反応ガス中
   には気相反応成長物をエツチングする前記エツチングカ
   スを混入し得るよう構成したことを特徴とする溝内堆積
   装置。 ７、　キャリヤガス、気相反応ガス、エツチングガスの
   各ガス管路にパルプを介装し、バルブの操作によってエ
   ンチングガスの混入割合を変化調節できるように構成し
   てなる特許請求の範囲第６項記載の溝内堆積装置。 ８、　キャリヤガスにＮ、ガス、気相反応ガスにＳｉＨ
   ４カスと０２　ガス、エツチングガスにＨＦ。 ＨＣｌ、ＨＢｒ、Ｈｌのいずれかのガスを使用してなる
   特許請求の範囲第６項又は第７項記載の溝内堆積装置。