JPS60153131A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は半導体素子の製造方法に関し、許しくけ、コ
ンタクトホールの形成方法に関するものである。

（従来技術） 従来、コンタクトホールは、そのコンタクトホール形成
部分において開口部を有するレジストを絶縁膜（ＰＳＧ
＋Ｓｔｏｗからなる）上に形成した後、前記レジストを
マスクとしてＲＩＥ（リアクティブ・イオン・エツチン
グ）によシ絶縁膜をエツチングすることによ多形成され
る。

しかるに、このような方法では、コンタクトホールは、
垂直にちがいＩＩＩＩ振をもつ。第１図は、従来の方法
で形成されたコンタクトホールを示す半導体素子の断面
図で、ｌは基板、２は素子分離膜、３は配線、４は絶縁
膜、５ｉｌ″ｉ、コンタクトホール、６はメタル配線で
ある。

この図から明らかなように、従来の方法では、コンタク
トホール５の側壁は垂直となる。したがって、コンタク
トホールの形成後、配線駒を形成すると、第１図のメタ
ル配＃６で示すように、配線材がコンタクトホール側壁
で薄くなってし１うという欠点があった。

（発明の目的） この発明は上記の点に鑑みなされたもので、その目的は
、コンタクトホールの底面の面積を広けずに、コンタク
トホール側壁に傾斜を設りることによシ、その上に形成
される配線材がコンタクトホール１７側壁で薄くなるこ
とのない、信頼性の高いコンタクトホールを得ることに
ある。

（発明の概要） この発明の要点は、絶縁膜をＢ−ＰＳＧ膜（下層）とＰ
ＳＧ膜（上層）の２層構造とし、この絶縁膜にドライエ
ツチングでコンタクトホールを形成した後、エツチング
レートがＢ　−Ｐ　Ｓ　Ｇ＜ＰＳＧのエッチャントで全
面ウェットエツチングを行ってコンタクトホールをＦ９
′ｒ望の形状にすることにある。

（実施例〕 以下この発明の実施例を図面を参拙して説明する。

第２図はこの発明の第１の実施例を示す図である。この
図の（ａＪにおいて、１１はシリコンｆｚトの基板、１
２は素子分離酸化膜、１３は多結晶シリコンであり、ま
ず、これらの全面にＰ（リン）とＢ（ボロン）が３〜４
ｗｔ％のＢ−ＰＳＧＭ１４を３０００〜４０００Ｘ犀に
形成する。このＢ−ＰＳＧ膜１４は、Ｂｉ）Ｉｇ　をド
ープしてＰＳＧ膜をＣＶＤ法で形成することにょシ容易
に形成できる。

次に、そのＢ−ＰＳＧ膜１膜上４上ｐｍ度かそのＢ−Ｐ
ＳＧ膜１膜上４高い龜度（４〜６ｗｔ％）のＰＳＧ＆１
５を３０００〜４０ｏＯ′Ａ厚に形成する。これらによ
シ、Ｂ−ＰＳＧ膜１膜上４層とし、ＰＳＧ膜１膜上５層
とする２層構造の絶縁膜１６が形成される。

次に、上記構造体を９００−１０００”Ｃで２０〜３０
分間、Ｎ２またはｏ２雰囲気中で熱処理して絶縁膜１６
のり７０−を行うことにょシ、この絶ｈｉ１６の表開を
第２図（ｂ）に示すように平ｌηにする。

ここで、絶縁膜１６の下層としてのＢ−ＰＳＧ膜１膜上
４＃度が低く、上層としてのＰＳＧｋ１５は２銭度が高
い。しかし、Ｂ−ＰＳＧ膜１膜中４中Ｂが含有されてい
る。したがって、Ｂ−ＰＳＧ膜１膜上４ｉＧ膜１膜上６
ぼ同じリフロー特性を示し、充分平滑な良好な表面形状
が得られる。

次に、コンタクトホール形成部分において開口部を有す
るレジストをホトリソ工程で図示しないが絶縁膜１６上
に形成した後、そのレジストをマスクとして、リアクテ
ィブイオンエツチングなどのようなドライエツチングに
よシ第２図（ｃ）に示すように絶ｋｉ１６にコンタクト
ホール１７を形成する。この時、コンタクトホール１７
の側壁は８０〜９０°とはｔ１垂直である。

次に、上記レジストを除去した後、コンタクトフローを
行った上で、址たはそのままで、ＨＦ系エッチャント例
えはフッ化アンモン、フッ醸、水の混液に全面を浸して
、絶縁膜１６の全面ウェットエツチングを行う。この時
、Ｂ−ＰＳＧＭ１４はＰＳＧ股１５に比較してｐＨ！１
度が低く、またＢを含有しているため、エツチングレー
トは、ＰＳＧ膜１膜上５れに比較して捗以下というよう
に大幅に遅くなる。そのため、コンタクトホール１７の
側壁のＢ−ＰＳＧ膜１膜上４ずかにエツチングされ、Ｐ
ＳＧ膜１膜上５きくエツチングされる。

その結東、第２図（ｄｌ示すように、コンタクトホール
１７の底面の面積は広がらないで、側壁は傾斜が形成さ
れるようになる。

したがって、次に絶縁膜１６上に第２図（ｅ）に示すよ
うにメタル配ｆＩＭｉｓを形成するが、そのメタル配＃
１Ｂのコンタクトホール１７側壁における形成状態も良
好となる。

第３図はこの発明の第２の実施例を示す。これは、多層
配線工程にこの発ＢＡを実施した場合である。第３図（
ａ）におりて、２１はＰＳＧ膜またはＢ１０ｚ膜よシな
る下層絶縁膜、２２はＡｔなどよシなる１層目メタル配
線であり、これらの上に２層構造の層間絶縁膜２３とし
てＢ−ＰＳＧ膜２４（下層）とＰＳＧ膜２５（上層）を
１１１次形成する。

そして、この場合は、＋７７０一工程を使用できないた
め、上記層間絶縁膜２３の形成後、直ちにホト１１１ノ
工程とエツチング工程を行って、第３図（ｂ）に示すよ
うにコンタクトホール２６をｌ餘ｒ＆ｌｌ絶縁膜２３に
形成する。以下は、第３図（ｅ）および（ｄｌに示すよ
うに第１の実施例と同様にウェットエツチング工程およ
び２層目メタル配線２７の形成工程を行う。

この第２の実施例においても、勿論、コンタクトホール
２６は底面の面積が広がらないで側壁に傾斜がつく。し
たがって、コンタクトホール２６側壁における２層目メ
タル配＃２７の形成状態が良好になる。

ところで、第２の実施例においてはりフロ一工程がない
ため、層間絶縁Ｍ２３の下層と上層のりフロー特性を同
一にする必要はない。よって、層間絶縁膜２３の下層と
して、低いＰ濃度でもリフローするＢ−ＰＳＧ膜でなく
、ただ上層のＰＳＧ膜よシェラチングレートの遅いノン
ドープ酸化膜や低濃度のＰＳＧ膜でもある程度使用でき
る。しかしながら、ノンドープ酸化膜や低濃度のＰＳＧ
膜では膜のストレスが大きく、メタル配線上でクラック
が発生しやすくなる。それに対して、　Ｂ　−ＰＳＧＭ
を使用すると、Ｂ−ＰＳＧ膜のストレスが低いため、ク
ラックの発生はみられない。そこで、この発明の第２の
実施例においても、層間絶縁膜２３の下層としてＢ−Ｐ
ＳＧ膜２４を使用している。

最後に、エツチングレートに関して具体的に示すと次の
ようになる。ＰＳＧ膜、Ｂ−ＰＳＧ膜ともにプラズマＣ
ＶＤで形成した場合、また１０％ＨＦでエツチングした
場合のエツチングレートは、Ｐが６　ｗｔ％のＰＳＧ膜
が０．７　μｍ／ｒｕｉｎであるが、同じＰ態度でＢを
３ｗｔ％含むＢ−ＰＳＧ膜では０．３４　μｍ／ｍｉｎ
である。また、７ｗｔ％のＰを含むＰＳＧ膜ではエツチ
ングレートは０．８μ”／ｍｉＨとなる。

（発明の効果） 以上詳述したようにこの発明の方法は、絶縁膜をＢ−Ｐ
ＳＧ膜（下層）とＰＳＧ膜（上層）の２層構造とし、こ
の絶縁膜にドライエツチングでコンタクトホールを形成
した後、エツチングレートがＢ−ＰＳＧ＜ＰＳＧ　のエ
ツチャトで全面ウェットエツチングを行うようにしたの
で、コンタクトホールの底面の面積を広けずにコンタク
トホール側壁に傾斜を設けることができ、したがって、
その上に形成される配線材がコンタクトホール側壁で薄
くなることを防止できる。また、Ｂ−ＰＳＧ膜とＰＳＧ
Ｍを用いれば、絶縁膜の下層と上層とが同じリフロー特
性、同じストレス面での特性を有するので、素子の滑ら
かな表面形状が得られるとともに、熱処理ＶＣあたって
クラックなどを生じない利点を有する。

【図面の簡単な説明】

第１図は従来の方法で形成きれたコンタクトホールを示
す半導体素子の断面図、第２図はこの発明の半導体素子
の製造方法の第１の実施例を示す断面図、第３図はこの
発明の第２の実施例を示す断面図である。 １４．２４・・・Ｂ−ＰＳＧ膜、１５．２５・・・ＰＳ
Ｇ膜、１６・・・絶縁膜、１７．２６・・・コンタクト
ホール、２３・・・層間絶縁膜。 特許出願人　沖電気工業株式会社 手続補正書 昭和ζ９年１０月１９日 特許庁長官志賀　学殿 １、事件の表示 昭和５９年　特　許　願第　８４１６　号２、発明の名
称 半導体素子の製造方法 ３、補正をする者 事件との関係　特許出願人 （０２９）沖電気工業株式会社 ５、補正命令の日付　昭和　年　月　日（自発）６、補
正の対象 明細書の発明の詳細な説明の欄

Claims (1)

【特許請求の範囲】
1. まずＢ−ＰＳＧ膜を形成し、次にその上にＰＳＧ膜を形
   成して２層構造の絶縁膜を形成する工程と、その絶縁膜
   にコンタクトホールをドライエツチングで形成する工程
   と、その後、エツチングレート１（Ｂ−ＰＳＧ＜ＰＳＧ
   のエッチャントに全面を浸して絶縁膜の全面ウェットエ
   ツチングを行うことによシ、コンタクトホールを所望の
   形状に形成する工程とを具備してなる半導体素子の形成
   方法。