JPS60141155U - 混成回路 - Google Patents
混成回路Info
- Publication number
- JPS60141155U JPS60141155U JP1984027083U JP2708384U JPS60141155U JP S60141155 U JPS60141155 U JP S60141155U JP 1984027083 U JP1984027083 U JP 1984027083U JP 2708384 U JP2708384 U JP 2708384U JP S60141155 U JPS60141155 U JP S60141155U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flat package
- board
- terminals
- hybrid circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi-Conductor Connections (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の混成回路の説明図、第２図は本考案の混
成回路に用いられるバッフアートディレーラインの回路
図、第３図、考４図、第７図は本考案の混成回路の実施
例を示す説明図、第５図と第６図は本考案の混成回路の
部分斜視図である。 １：入力端子、２・３・４・５・６：出力端子、１０ニ
ー基板、１１：フラットパッケージ、１２・１３：導体
パターン、１４：底面、１５・１６：水平部分、ＩＡ〜
６Ａ：外部端子、０１〜Ｇ５：ＴＴＬ素子、Ｊｌ・Ｊ２
：ジャンパーリード。
成回路に用いられるバッフアートディレーラインの回路
図、第３図、考４図、第７図は本考案の混成回路の実施
例を示す説明図、第５図と第６図は本考案の混成回路の
部分斜視図である。 １：入力端子、２・３・４・５・６：出力端子、１０ニ
ー基板、１１：フラットパッケージ、１２・１３：導体
パターン、１４：底面、１５・１６：水平部分、ＩＡ〜
６Ａ：外部端子、０１〜Ｇ５：ＴＴＬ素子、Ｊｌ・Ｊ２
：ジャンパーリード。
Claims (1)
- 複数の回路素子を配置して回路の構成されている基板が
集積回路のフラットパッケージ上に載置してあり、集積
回路と基板の回路の接続が該基板の側辺でフラットパッ
ケージの端子を介して行われており、該基板と該フラッ
トパッケージを挾んで２列に外部端子を露呈させた状態
で全体を樹脂封止しである混成回路において、フラット
パッケージの端子に接続する外部端子は該接続部分から
上側に延在した後水平に屈曲されており、該水平部分が
基板に接続する外部端子の水平部分と同じ高さにしであ
ることを特徴とする混成回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984027083U JPS60141155U (ja) | 1984-02-27 | 1984-02-27 | 混成回路 |
| US06/701,211 US4656442A (en) | 1984-02-27 | 1985-02-13 | Hybrid circuit device |
| IT8547722A IT1180736B (it) | 1984-02-27 | 1985-02-25 | Dispositivo a circuito ibrido |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984027083U JPS60141155U (ja) | 1984-02-27 | 1984-02-27 | 混成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60141155U true JPS60141155U (ja) | 1985-09-18 |
| JPH0129979Y2 JPH0129979Y2 (ja) | 1989-09-12 |
Family
ID=30523699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984027083U Granted JPS60141155U (ja) | 1984-02-27 | 1984-02-27 | 混成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141155U (ja) |
-
1984
- 1984-02-27 JP JP1984027083U patent/JPS60141155U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129979Y2 (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60141155U (ja) | 混成回路 | |
| JPS60141153U (ja) | 混成回路 | |
| JPS60141154U (ja) | 混成回路 | |
| JPS6049693U (ja) | 厚膜回路基板 | |
| JPS5820542U (ja) | プリント板搭載端子付電子部品の構造 | |
| JPS5844865U (ja) | 分割プリント基板 | |
| JPS606242U (ja) | 混成集積回路 | |
| JPS59140450U (ja) | 混成集積回路装置 | |
| JPS60169860U (ja) | 混成集積回路 | |
| JPS5983075U (ja) | インタフエ−ス用ｉｃチツプの実装基板構造 | |
| JPS5869958U (ja) | ハイブリツドｉｃの多重パツケ−ジ構造 | |
| JPS5881952U (ja) | 混成ｉｃのパツケ−ジ構造 | |
| JPS59154779U (ja) | 試験用接続装置 | |
| JPS59151448U (ja) | マルチパツケ−ジ | |
| JPS60163822U (ja) | デイレイライン | |
| JPS59152761U (ja) | 回路基板相互の配線パタ−ン接続構造 | |
| JPS5956750U (ja) | 樹脂封止形半導体装置 | |
| JPS60174189U (ja) | Ｉｃソケツト | |
| JPS596319U (ja) | 超音波遅延線 | |
| JPS5895044U (ja) | Ｉｃチツプの端子構造 | |
| JPS6073257U (ja) | 半導体装置 | |
| JPS60181069U (ja) | 基板結合用ハイブリツドｉｃ | |
| JPS5944069U (ja) | 電子回路モジユ−ル | |
| JPS59180437U (ja) | Ｉｃソケツト | |
| JPS6030539U (ja) | 半導体装置 |