JPS60141005A - Output muting circuit - Google Patents
Output muting circuitInfo
- Publication number
- JPS60141005A JPS60141005A JP58246696A JP24669683A JPS60141005A JP S60141005 A JPS60141005 A JP S60141005A JP 58246696 A JP58246696 A JP 58246696A JP 24669683 A JP24669683 A JP 24669683A JP S60141005 A JPS60141005 A JP S60141005A
- Authority
- JP
- Japan
- Prior art keywords
- muting
- circuit
- output
- switching element
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010521 absorption reaction Methods 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は出力ミューティング回路に係り、特に、電源
の投入、遮断に伴う過渡音出力の発生を防止する出力ミ
ューティング回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an output muting circuit, and more particularly to an improvement in an output muting circuit that prevents the generation of transient sound output when power is turned on and off.
各種オーディオ増幅器には、電源の投入、遮断に伴う過
渡音の発生を防止するため、電源の投入時、その遮断時
の一定期間、信号出力を遮断して過渡音の出力を防止す
る出力ミューティング対策が採られている。In order to prevent the generation of transient sounds that occur when the power is turned on and off, various audio amplifiers have output muting that cuts off the signal output for a certain period of time when the power is turned on and off to prevent the output of transient sounds. Measures are being taken.
第1図は従来の出力ミューティング回路を示している。FIG. 1 shows a conventional output muting circuit.
増幅器2は、各種オーディオ増幅器の最終段に設置され
る出力増幅器であり、その入力部には図示していない前
段増幅器から取出すべき信号4が与えられる。この増幅
器2の端子6には、コンデンサ8及び抵抗10を介して
出力端子12が形成されているとともに、その出力点と
基準電位点との間には出力ミューティング回路14が設
置されている。即ち、出力点と基準電位点をの間には、
抵抗】6とともに、スイッチング素子としてのトランジ
スタ18が接続され、このトランジスタ18のヘースに
はスイッチング素子駆動回路20の制御信号が与えられ
ている。このスイッチング素子駆動回路20は、トラン
ジスタ22.24及び抵抗26.28.30.32.3
4で構成されている。そして、電源端子36には駆動電
圧■C(が加えられ、制御入力端子38には図示してい
ないミューティング制御入力が与えられる。The amplifier 2 is an output amplifier installed at the final stage of various audio amplifiers, and a signal 4 to be extracted from a pre-stage amplifier (not shown) is applied to its input section. An output terminal 12 is formed at the terminal 6 of the amplifier 2 via a capacitor 8 and a resistor 10, and an output muting circuit 14 is installed between the output point and a reference potential point. That is, between the output point and the reference potential point,
A transistor 18 as a switching element is connected together with the resistor 6, and a control signal of a switching element drive circuit 20 is applied to the base of the transistor 18. This switching element drive circuit 20 includes a transistor 22.24 and a resistor 26.28.30.32.3.
It consists of 4. A drive voltage (C) is applied to the power supply terminal 36, and a muting control input (not shown) is applied to the control input terminal 38.
−電源方式のオーディオ増幅器の場合では、電源の投入
やその遮断の際には、増幅器や前段の信号処理回路で音
声信号にミューティングをかけたとしても最終段の増幅
器の動作点変動に伴う低周波のポツプ音が発生ずるが、
これは、出力ミューティング回路14により一定期間の
ミューティング制御を行って防止する。出力ミューティ
ング回路14は、トランジスタ18の飽和抵抗を利用し
、電源の投入、遮断の過渡時に、制御入力端子38を高
レベルに維持してトランジスタ24.22及びトランジ
スタ18を導通させ、出力点の負荷抵抗を所定値から零
の状態に制御して抵抗10による減衰にて出力端子12
に過渡台が生じるのを防止している。- In the case of a power-supply audio amplifier, when the power is turned on or off, even if the audio signal is muted in the amplifier or the previous stage signal processing circuit, there will be a loss of power due to the operating point fluctuation of the final stage amplifier. There is a frequency popping sound, but
This is prevented by performing muting control for a certain period by the output muting circuit 14. The output muting circuit 14 utilizes the saturation resistance of the transistor 18 to maintain the control input terminal 38 at a high level during power on/off transitions to turn on the transistors 24 and 22 and the transistor 18, thereby reducing the output point. The load resistance is controlled from a predetermined value to zero, and the output terminal 12 is attenuated by the resistor 10.
This prevents a transient stage from occurring.
第2図はその動作波形を示し、Aは電源投入からその遮
断に至る増幅器2の出力波形、Bば出力ミューティング
回路14を設置しない場合に出力端子12に発生ずる信
号出力、Cば出力ミューティング回路14を設置した場
合の出力端子12に発生ずる信号出力である。これら八
、B及びCにおいて、VDCば出力動作点の変化、Sは
取出すべき信号成分、tlは電源投入時のミューティン
グ区間、t2は重源遮断時のミューティング区間を示し
ている。出力ミューティング回路14が設置されていな
い場合、Bに示すように、出力端子12に発生する低周
波過渡音信号sNl 、SN 2が、出力ミューティン
グ回路14を設置した場合には、Cに示すように、その
発生を防止することができる。Figure 2 shows its operating waveforms, where A is the output waveform of the amplifier 2 from power-on to power-off, B is the signal output generated at the output terminal 12 when the output muting circuit 14 is not installed, and C is the output muting circuit. This is the signal output generated at the output terminal 12 when the timing circuit 14 is installed. In these 8, B and C, VDC indicates a change in the output operating point, S indicates a signal component to be extracted, tl indicates a muting period when the power is turned on, and t2 indicates a muting period when the heavy source is cut off. When the output muting circuit 14 is not installed, the low frequency transient sound signals sNl and SN2 generated at the output terminal 12 are as shown in B, but when the output muting circuit 14 is installed, as shown in C. As such, its occurrence can be prevented.
しかしながら、このような出力ミューティング回路14
では、オーディオ増幅器を半導体集積回路で構成する場
合、その集積回路内部の信号ミューティング回路と出力
ミューティング回路14の各動作を同期させることが良
好なミューティング特性を得るため必要であり、出力ミ
ューティング回路14のスイッチング素子駆動回路20
及びこれらを制御する制御回路を含めて1チツプの集積
回路で構成することが望ましい。However, such an output muting circuit 14
When an audio amplifier is constructed from a semiconductor integrated circuit, it is necessary to synchronize the operations of the signal muting circuit inside the integrated circuit and the output muting circuit 14 in order to obtain good muting characteristics. switching element drive circuit 20 of switching circuit 14
It is preferable that the device including the control circuit and the control circuit for controlling these components be constructed on a single chip integrated circuit.
また、この出力ミューティング回路14では、(1)ト
ランジスタ22に僅かでもリーク電流が生じると、トラ
ンジスタ18が導通状態又は半導通状態となり(特に順
方向において)、これは信号波形の歪やレベルの減衰を
生じる原因になる。In addition, in this output muting circuit 14, (1) If even a slight leakage current occurs in the transistor 22, the transistor 18 becomes conductive or semi-conductive (especially in the forward direction), which causes distortion of the signal waveform and level. This may cause attenuation.
特に、外部温度が高いとき又は高い電源電圧Vccで使
用したとき、リーク電流が生じ易(なる。In particular, leakage current is likely to occur when the external temperature is high or when used at a high power supply voltage Vcc.
(2)通常の動作状態ではへ トランジスタ18のコレ
クタ電位は、接抽点(GND)レベルが基準となってい
るため、出力信号の負側ピーク時、GNDレベル以下の
低い電圧レベルとなる。このため、1−ランジスタ1B
のヘース電位は、そのコレクタ電位よりPN接合のダイ
オードの順方向降下電圧vFだけ高い電圧となるが、負
のピーク値−vFに検波され、トランジスタ22のコレ
クターエミッタ間に出力信号のレベルに応じて電源電圧
VCCより高い電圧が加わり、リーク電流が生じ易くな
る。(2) In a normal operating state, the collector potential of the transistor 18 is based on the contact point (GND) level, so at the negative peak of the output signal, it becomes a low voltage level below the GND level. Therefore, 1-transistor 1B
The Hess potential of the transistor 22 is higher than its collector potential by the forward drop voltage vF of the PN junction diode, but it is detected to a negative peak value -vF, and the voltage between the collector and emitter of the transistor 22 changes depending on the level of the output signal. A voltage higher than the power supply voltage VCC is applied, and leakage current is likely to occur.
(3) これを防止するため、高抵抗40を付加す1シ
す
ると、1〜ランジスク18のコレクターヘース間ダイオ
ードにより、そのコレクタがGND−VFにてクランプ
されることになる。第3図は、この場合の波形を示し、
Sは信号波形、VOCは信号波形の中心レベルで正方向
に持ち上がる。また、負荷抵抗によっては、負側かクリ
ップされ歪を生じる。(3) In order to prevent this, if a high resistance 40 is added, the collector will be clamped at GND-VF by the diode between the collector bases 1 and 18. Figure 3 shows the waveform in this case,
S is a signal waveform, and VOC is raised in the positive direction at the center level of the signal waveform. Also, depending on the load resistance, the negative side may be clipped, causing distortion.
この発明は、スイッチング素子駆動回路のリーク電流に
よるスイッチング素子の導通状態の発生を防止し、信号
波形歪、レベル減衰の発生を防止した出力ミューティン
グ回路の提供を目的する。SUMMARY OF THE INVENTION An object of the present invention is to provide an output muting circuit that prevents conduction of a switching element due to leakage current of a switching element drive circuit, and prevents signal waveform distortion and level attenuation.
この発明は、出力増幅器の信号出力を停止状態にするス
イッチング素子と、このスイッチング素子を駆動するス
イッチング素子駆動回路と、このスイッチング素子駆動
回路と前記スイ・7チング素子との間に設置されて前記
スイッチング素子駆動回路に発生ずるリーク電流を吸収
するリーク吸収回路とから構成したことを特徴とする。This invention provides a switching element for stopping signal output of an output amplifier, a switching element drive circuit for driving this switching element, and a switching element installed between this switching element drive circuit and the switching element. The present invention is characterized by comprising a leakage absorption circuit that absorbs leakage current generated in the switching element drive circuit.
以下、この発明を図面に示した実施例を参照して詳細に
説明する。Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.
第4図はこの発明の出力ミューティング回路の実施例を
示し、第1図に示す出力ミューティング回路と同一部分
には同一符号を付しである。FIG. 4 shows an embodiment of the output muting circuit of the present invention, and the same parts as those of the output muting circuit shown in FIG. 1 are given the same reference numerals.
第4図において、この出力ミューティング回路14には
、スイッチング素子としてのトランジスタ18のベース
端子42と、スイッチング素子駆動回路20の出力部と
の間にリーク吸収回路44が設置されている。即ち、ベ
ース端子42とスイッチング素子駆動回路20との間に
は、インピーダンス変換素子としてベース接地されたト
ランジスタ46が設置されているとともに、スイッチン
グ素子駆動回路20の出力部と基準電位点(GND)と
の間に高抵抗48が設置され、トランジスタ46のベー
スと基準電位点との間には、ダイオード50が設置され
ている。In FIG. 4, in the output muting circuit 14, a leak absorption circuit 44 is installed between the base terminal 42 of the transistor 18 as a switching element and the output section of the switching element drive circuit 20. That is, a transistor 46 whose base is grounded is installed as an impedance conversion element between the base terminal 42 and the switching element drive circuit 20, and the output part of the switching element drive circuit 20 and the reference potential point (GND) are connected. A high resistance 48 is installed between the transistor 46 and the reference potential point, and a diode 50 is installed between the base of the transistor 46 and the reference potential point.
このダイオード50ば、スイッチング状態において、ト
ランジスタ46が飽和しないようにするためのものであ
るので、場合によっては省略若しくは定電圧を与えて飽
和を防止しても良い。This diode 50 is for preventing the transistor 46 from being saturated in the switching state, and therefore may be omitted or may be provided with a constant voltage to prevent saturation, depending on the case.
このような構成によれば、制御入力端子38が低レベル
に維持される通常の動作状態(非ミューティング状B)
において、トランジスタ22にリーク電流が生じても、
高抵抗48によるリーク吸収経路があるため、トランジ
スタ18にはその影響は何等生じない。即ち、非ミュー
ティング時、トランジスタ18は高インピーダンス状態
を保っている。According to such a configuration, the control input terminal 38 is maintained at a low level in a normal operating state (non-muting state B).
Even if a leakage current occurs in the transistor 22,
Since there is a leakage absorption path by the high resistance 48, the transistor 18 is not affected at all. That is, during non-muting, the transistor 18 maintains a high impedance state.
また、トランジスタ46のエミッタは、高抵抗48を介
して接地されているため、トランジスタ46のコレクタ
ーエミッタ間には、ミューティング状態ではVF−、非
ミューティング状態では信号の負側ピーク値−vFに相
当する電圧しか加わらないため、耐圧に起因するリーク
電流も生じない。Furthermore, since the emitter of the transistor 46 is grounded via the high resistance 48, the voltage between the collector and emitter of the transistor 46 is VF- in the muting state, and negative peak value -vF of the signal in the non-muting state. Since only the corresponding voltage is applied, leakage current due to withstand voltage does not occur.
しかも、トランジスタ18のベースから見ると、トラン
ジスタ46のコレクタが接続され、そのベース電流の補
給経路が無いので、大信号時にクランプされることもな
い。Moreover, when viewed from the base of the transistor 18, the collector of the transistor 46 is connected and there is no supply path for the base current, so there is no possibility of clamping at the time of a large signal.
また、このようなリーク吸収回路44を設置しても、電
源の投入、遮断時、良好な出力ミューティング動作を得
ることができ、リーク吸収によるミューティング動作を
損なうことはない。Further, even if such a leak absorption circuit 44 is installed, a good output muting operation can be obtained when the power is turned on and off, and the muting operation due to leak absorption is not impaired.
そして、オーディオ増幅器を半導体集積回路で構成する
場合、その集積回路内部のミューティング回路と出力ミ
ューティング回路14の各動作を同期させることが可能
であり、出力ミューティング回路14のスイッチング素
子駆動回路20も含めて1チツプの集積回路で構成する
ことができるが、このような制御回路を含め集積化した
場合、一般に耐圧等を自由に選べるディスクリートトラ
ンジスタに比ベリーク電流が生じ易く、従来回路ではそ
の対策に問題があったが、これを本実施例により解決で
きる。When the audio amplifier is configured with a semiconductor integrated circuit, it is possible to synchronize each operation of the muting circuit inside the integrated circuit and the output muting circuit 14, and the switching element drive circuit 20 of the output muting circuit 14 However, when such a control circuit is integrated, a relative leakage current is likely to occur in discrete transistors whose breakdown voltage can be freely selected, and conventional circuits have no countermeasures against this. However, this embodiment can solve this problem.
トランジスタ22にリーク電流が生じても、トランジス
タ18に対する影響がないため、信号波形の歪やレベル
の減衰を生じることはない。特に、外部温度が高い場合
でも、リーク電流の影響を回避することができる。Even if a leakage current occurs in the transistor 22, it has no effect on the transistor 18, so that distortion of the signal waveform or attenuation of the level does not occur. In particular, even when the external temperature is high, the influence of leakage current can be avoided.
また、外部から同様のミューティング動作を行うには、
第5図に示すように、スイッチング素子駆動回路20の
出力点、即ち、トランジスタ46のエミッタにダイオー
ド52及び抵抗54を介して形成した別の制御入力端子
56から制御電流を与えれば良い。Also, to perform a similar muting operation externally,
As shown in FIG. 5, a control current may be applied to the output point of the switching element drive circuit 20, ie, the emitter of the transistor 46, from another control input terminal 56 formed through a diode 52 and a resistor 54.
第6図はこの発明の出力ミューティング回路の他の実施
例を示している。この発明の出力ミューティング回路は
、集積回路で構成するだけでなく、通常の個別部品にて
構成する場合にも適用できる。FIG. 6 shows another embodiment of the output muting circuit of the present invention. The output muting circuit of the present invention can be applied not only to integrated circuits but also to ordinary individual components.
この実施例では、リーク吸収回路44にスイッチング素
子駆動回路20を兼用させており、制御入力端子38は
前記実施例のスイッチング素子駆動回路20のそれに相
当する。この場合、トランジスタ46のコレクタには電
流制限抵抗26を介して制御入力端子38が形成されて
おり、この制御入力端子38に直接制御入力を加えてト
ランジスタ18を駆動する。即ちミ制御入力端子38に
トランジスタ46.18を力・ノドオフ状態にさせるに
十分な非ミューティング信号レベル、例え&f電源電圧
Vccを制御入力として加えることにより、リーク吸収
回路44は、リーク吸収ともに、スイッチング素子駆動
回路20と同等の機能が得られ、スイッチング素子駆動
回路20を省略すること力(できる。In this embodiment, the leak absorption circuit 44 also serves as the switching element drive circuit 20, and the control input terminal 38 corresponds to that of the switching element drive circuit 20 of the previous embodiment. In this case, a control input terminal 38 is formed at the collector of the transistor 46 via the current limiting resistor 26, and a control input is directly applied to the control input terminal 38 to drive the transistor 18. That is, by applying a non-muting signal level, for example &f power supply voltage Vcc, as a control input to the control input terminal 38, which is sufficient to turn the transistor 46.18 into the power/node-off state, the leakage absorption circuit 44 absorbs leakage. Functions equivalent to those of the switching element drive circuit 20 can be obtained, and the switching element drive circuit 20 can be omitted.
このような構成によれば、スイ・ノチング素子駆動回路
20の省略で回路構成の簡略化とともに、トランジスタ
18の耐圧や温度に起因するリーク電流の影響を受けに
<<・、信頼性の高い動作を実現できる。According to such a configuration, the circuit configuration is simplified by omitting the switch-notching element drive circuit 20, and highly reliable operation is achieved without being affected by leakage current caused by the withstand voltage and temperature of the transistor 18. can be realized.
以上説明したようにこの発明によれば、電源の投入、遮
断時の出力ミューティングを良好に行うことができると
ともに、スイ・ノチング素子駆動回路のリーク電流によ
るスイ・ノチング素子の導通状態の発生を防止し、信号
波形歪、レベル減衰の発生が防止できる。As explained above, according to the present invention, output muting can be performed satisfactorily when power is turned on and off, and occurrence of conduction state of the switch notching element due to leakage current of the switch notching element drive circuit can be prevented. It is possible to prevent the occurrence of signal waveform distortion and level attenuation.
第1図は従来の出力ミューティング回路を示す回路図、
第2図及び第3図はその動作波形を示す説明図、第4図
はこの発明の出力ミューティング回路の実施例を示す回
路図、第5図及び第6図はこの発明の出力ミュ−ティン
グ回路の他の実施例を示す回路図である。
14・・・出力ミューティング回路、18・・・スイッ
チング素子としてのトランジスタ、20・・・スイッチ
ング素子駆動回路、44・・・リーク吸収回路、46・
・・トランジスタ、48・・・高抵抗。
第1図
わ
第2図
第3図Figure 1 is a circuit diagram showing a conventional output muting circuit.
2 and 3 are explanatory diagrams showing the operating waveforms, FIG. 4 is a circuit diagram showing an embodiment of the output muting circuit of the present invention, and FIGS. 5 and 6 are diagrams showing the output muting circuit of the present invention. FIG. 3 is a circuit diagram showing another example of the circuit. 14... Output muting circuit, 18... Transistor as a switching element, 20... Switching element drive circuit, 44... Leak absorption circuit, 46...
...Transistor, 48...High resistance. Figure 1 Figure 2 Figure 3
Claims (1)
ング素子と、このス不・ソチング素子を駆動する駆動回
路と、この駆動回路と前記スイッチング素子との間の電
流経路内に設置されて前記駆動回路に発生するリーク電
流を吸収するリーク吸収回路とから構成したことを特徴
とする出力ミューティング回路。 (2)前記リーク吸収回路は、駆動回路の出力部にエミ
ッタ、スイッチング素子の制御入力部にコレクタを接続
し、ベースを接地したトランジスタと、前記駆動回路の
出力部に設置したリーク吸収用の抵抗とから構成したこ
とを特徴とする特許請求の範囲第1項に記載の出力ミュ
ーティング回路。 (3)前記リーク吸収回路は、前記トランジスタのエミ
ッタ側に制御電流設定用抵抗を経て制御入力を与えるご
とにより、前記スイッチング素子の駆動回路として構成
したことを特徴とする特許請求の範囲第1項に記載の出
力ミューティング回路。[Claims] (11) A switching element that stops the signal output of the output amplifier, a drive circuit that drives this switching element, and a current path between this drive circuit and the switching element. An output muting circuit comprising: a leakage absorption circuit installed to absorb leakage current generated in the drive circuit. (2) The leakage absorption circuit includes an emitter and a switching element at the output section of the drive circuit. Claim 1, characterized in that the drive circuit comprises a transistor whose collector is connected to the control input section of the drive circuit and whose base is grounded, and a leakage absorbing resistor installed at the output section of the drive circuit. Output muting circuit. (3) The leak absorption circuit is configured as a drive circuit for the switching element by applying a control input to the emitter side of the transistor via a control current setting resistor. The output muting circuit according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246696A JPS60141005A (en) | 1983-12-28 | 1983-12-28 | Output muting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246696A JPS60141005A (en) | 1983-12-28 | 1983-12-28 | Output muting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60141005A true JPS60141005A (en) | 1985-07-26 |
Family
ID=17152265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58246696A Pending JPS60141005A (en) | 1983-12-28 | 1983-12-28 | Output muting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60141005A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238285A (en) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | Muting circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911613B1 (en) * | 1970-09-26 | 1974-03-18 | ||
JPS56123108A (en) * | 1980-03-05 | 1981-09-28 | Hitachi Ltd | Muting circuit |
-
1983
- 1983-12-28 JP JP58246696A patent/JPS60141005A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911613B1 (en) * | 1970-09-26 | 1974-03-18 | ||
JPS56123108A (en) * | 1980-03-05 | 1981-09-28 | Hitachi Ltd | Muting circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238285A (en) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | Muting circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6040740A (en) | Audio transient suppression device | |
US6255904B1 (en) | Anti-pop circuit for AC amplifiers | |
US4063185A (en) | Direct coupling type power amplifier circuit | |
US4598255A (en) | Power amplifier apparatus | |
JPS58209210A (en) | Amplifier | |
JPH0472401B2 (en) | ||
KR960009401A (en) | Comparator circuit | |
JPS60141005A (en) | Output muting circuit | |
US6211730B1 (en) | Pre-amplifier circuit | |
JPH08213849A (en) | Audio mute circuit | |
JPH0141045B2 (en) | ||
US5045718A (en) | Circuit for detecting power supply voltage variation | |
US4896058A (en) | TTL circuit having ramped current output | |
JPS6339162B2 (en) | ||
JPH0221686B2 (en) | ||
KR930000146Y1 (en) | Pop noise removing circuit of cassette tape recorder | |
JPS6122345Y2 (en) | ||
JP4143636B2 (en) | Video amplifier | |
JP2793071B2 (en) | Pop noise prevention circuit | |
JPS643363B2 (en) | ||
KR100256987B1 (en) | Output circuit | |
JP2927997B2 (en) | TTL circuit noise prevention circuit | |
JPS6240807A (en) | Muting circuit | |
KR890000225Y1 (en) | Power supply control circuit with mutting function | |
KR890006632Y1 (en) | Noise protection circuit of video cassette recorder |