JPS60134351A - System for registration of queue and detection of malfunction - Google Patents
System for registration of queue and detection of malfunctionInfo
- Publication number
- JPS60134351A JPS60134351A JP24192483A JP24192483A JPS60134351A JP S60134351 A JPS60134351 A JP S60134351A JP 24192483 A JP24192483 A JP 24192483A JP 24192483 A JP24192483 A JP 24192483A JP S60134351 A JPS60134351 A JP S60134351A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- registration
- malfunction
- end mark
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 title claims description 4
- 230000002860 competitive effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101100490566 Arabidopsis thaliana ADR2 gene Proteins 0.000 description 2
- 101100269260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH2 gene Proteins 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は待行列の登録および誤動作検出方式に関する。[Detailed description of the invention] [Field of application of the invention] The present invention relates to a queue registration and malfunction detection scheme.
データ処理装置において、共有資源を管理する場合、待
行列を作って競合動作を解決している。In a data processing device, when managing shared resources, a queue is created to resolve conflicting operations.
従来、待行列に関する誤動作の検出は、待行列の生成さ
れるメモリエリアを限定しておき、その範囲を越えて待
行列を生成しようとするのを検出する方法がとられてい
る。しかし、待行列への二重登録や破壊に至るケースが
生じており、この対策が要求されている。Conventionally, malfunctions related to queues have been detected by limiting the memory area where queues are created and detecting attempts to create queues beyond that range. However, cases of double registration in queues and destruction have occurred, and countermeasures are required.
本発明の目的は待行列の登録および誤動作検出を包括的
に行う方式を提供することにある。An object of the present invention is to provide a system for comprehensively registering queues and detecting malfunctions.
本発明は、待行列へ登録するために生成されたアドレス
を順次発生する値と比較すると共に、この値にもとづく
アドレスの内容がエンドマークかを検出して、登録およ
び誤動作検出を行う。The present invention performs registration and malfunction detection by comparing an address generated for registration in a queue with sequentially generated values and detecting whether the content of the address is an end mark based on this value.
以下1本発明の一実施例を第1図〜第3図を用いて説明
する。本実施例では、マイクロコンピュータを用いた処
理装置における制御プログラム内での待行列の二重登録
検出方式を例に採る。An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. In this embodiment, a method for detecting double registration in a queue within a control program in a processing device using a microcomputer is taken as an example.
第1図はマイクロプロセッサ1と制御プログラムの間の
関係を示す。マイクロプロセッサ1とメモリ5はメモリ
制御回路4を介してデータバス2、アドレスバス3で接
続されている。マイクロプロセッサ1はメモリ5内にロ
ードされた制御プログラムに従って、処理を実行してい
く。制御プログラムは処理装置における共有資源につい
て、各々1つの待行列をテーブルエリアに作成、消滅さ
せる。この待行列の構成を第2図に示す。第2図は2つ
の異なるタスクが待行列に登録されている状態を示す。FIG. 1 shows the relationship between the microprocessor 1 and the control program. The microprocessor 1 and the memory 5 are connected via a memory control circuit 4, a data bus 2, and an address bus 3. The microprocessor 1 executes processing according to the control program loaded into the memory 5. The control program creates and destroys one queue in the table area for each shared resource in the processing unit. The structure of this queue is shown in FIG. FIG. 2 shows a situation where two different tasks are registered in the queue.
アドレスO(ADRO)の待行列の先頭ポインタ11の
中には、最初のパラメータブロック12の先頭アドレス
を示すADRlが書き込まれである。ADRlから特定
のバイト数分定義されたパラメータブロック12の先頭
には、次のパラメータブロック13の先頭アドレスを示
すADR2が書き込まれている。パラメータブロック1
2と同様に、ADR2から特定のバイト数分定義された
パラメ−タブロック13の先頭には待行列の最後である
ことを示すエンドマークが書き込まれている。ADRl indicating the start address of the first parameter block 12 is written into the head pointer 11 of the queue at address O (ADRO). ADR2 indicating the start address of the next parameter block 13 is written at the beginning of the parameter block 12 defined by a specific number of bytes from ADRl. Parameter block 1
2, an end mark indicating that the queue is at the end is written at the beginning of the parameter block 13 defined by a specific number of bytes from ADR2.
第3図は待行列を登録する流れを示す。簡単の為、待行
列の入出力アルゴリズムをPIFO(First I
n First: Ou七)方式とし、新たに生成され
たアドレスADRjから特定の数バイト分定義されたパ
ラメータブロックを待行列に登録するとする。FIG. 3 shows the flow of registering a queue. For simplicity, the input/output algorithm for the queue is PIFO (First I
n First: Ou7) method, and a parameter block defined by a specific number of bytes from a newly generated address ADRj is registered in the queue.
第3図において、ます、待行列を登録すべくADRjを
生成する(ステップ10)。iをOとしくステップ11
)、i=jかを判断する(ステップ12)。この場合、
ADROかを判断する。等しくないと、A D Riの
内容がエンドマークか判断しくステップ13)、エンド
マークであれば、ステップ18に進み、A D Riに
エンドマークに代えてADRjを書き、そしてADRj
にエンドマークを書込み(ステップ19)、待行列への
登録を完了する。ステップ13においで、八r)丁<i
の内容がエンドマークでないと、ステップ14に進み、
ADRiの内容をADR(i+1)にすると共に、ステ
ップ15でiに+1する。lが所定の数Nでなければス
テップ12に帰り、再びi−jか(この場合iはlにな
っている)を行う。これを繰返し、エンドマークがみつ
かれば待行列として登録し、エンドマークがみつかる前
にステップ12でi=jと判断されると、ステップ17
で待行列の二重登録を検出し、既に登録されているアド
レスが生成されたことを検出する。またステップ16に
おいてi=Nとなると、エンドマークがみつかる前に所
定数(エリア)を越えたこととなり、ステップ2Oで待
行列が破壊されていることを検出する。In FIG. 3, first, ADRj is generated to register a queue (step 10). Set i to O and step 11
), it is determined whether i=j (step 12). in this case,
Determine whether it is ADRO. If they are not equal, it is determined whether the content of A D Ri is an end mark (step 13); if it is an end mark, the process proceeds to step 18, where ADRj is written in place of the end mark in A D Ri, and ADRj
An end mark is written in (step 19), and registration in the queue is completed. In step 13, 8r) ding<i
If the content of is not an end mark, proceed to step 14,
The contents of ADRi are set to ADR(i+1), and i is incremented by 1 in step 15. If l is not the predetermined number N, the process returns to step 12 and performs i-j again (in this case, i is l). This is repeated, and if an end mark is found, it is registered in the queue, and if it is determined that i=j in step 12 before the end mark is found, step 17
Detects double registration in the queue and detects that an already registered address has been generated. If i=N in step 16, it means that a predetermined number (area) has been exceeded before the end mark is found, and it is detected in step 2O that the queue has been destroyed.
このように生成されたアドレスを順次発生する値と比較
すると共に、この値にもとづくアドレスの内容がエンド
マークかを検出することにより、待行列の登録および誤
動作を検出することができる。Queue registration and malfunction can be detected by comparing the address generated in this way with values that are generated sequentially and by detecting whether the content of the address based on this value is an end mark.
本発明によれば、待行列登録の誤動作を包括的に検出す
ることができる効果が得られる。According to the present invention, it is possible to comprehensively detect malfunctions in queue registration.
第1図は本発明の一実施例を説明するためのマイクロコ
ンピュータシステムの構成を示すブロック図、第2図は
第1図の制御プログラムが作成する待行列の構造を示す
図、第3図は待行列を登録する際の流れを示す図である
。
11・・・待行列先頭ポインタ、 12.13・・・パ
ラメータブロック。
第2図FIG. 1 is a block diagram showing the configuration of a microcomputer system for explaining an embodiment of the present invention, FIG. 2 is a diagram showing the structure of a queue created by the control program in FIG. 1, and FIG. FIG. 3 is a diagram showing a flow when registering a queue. 11... Queue head pointer, 12.13... Parameter block. Figure 2
Claims (1)
いて、待行列へ登録するために生成されたアドレスを順
次発生する値と比較するともに、該値にもとづくアドレ
スの内容がエンドマークかを検出することにより、待行
列の登録および誤動作を検出することを特徴とする待行
列の登録および誤動作検出方式。(1) In a system that manages competitive resources using a queue, an address generated for registration in the queue is compared with sequentially generated values, and it is detected whether the content of the address based on the value is an end mark. A queue registration and malfunction detection method characterized by detecting queue registration and malfunction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24192483A JPS60134351A (en) | 1983-12-23 | 1983-12-23 | System for registration of queue and detection of malfunction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24192483A JPS60134351A (en) | 1983-12-23 | 1983-12-23 | System for registration of queue and detection of malfunction |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60134351A true JPS60134351A (en) | 1985-07-17 |
Family
ID=17081582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24192483A Pending JPS60134351A (en) | 1983-12-23 | 1983-12-23 | System for registration of queue and detection of malfunction |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60134351A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01230124A (en) * | 1988-03-10 | 1989-09-13 | Nec Corp | Idle buffer managing system |
JPH0558054U (en) * | 1991-03-11 | 1993-08-03 | 敏彦 高倉 | Cooktop with electromagnetic cooker |
US11435787B2 (en) | 2020-07-10 | 2022-09-06 | Lenovo (Singapore) Pte. Ltd. | Portable information device and microphone pressure component |
-
1983
- 1983-12-23 JP JP24192483A patent/JPS60134351A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01230124A (en) * | 1988-03-10 | 1989-09-13 | Nec Corp | Idle buffer managing system |
JPH0558054U (en) * | 1991-03-11 | 1993-08-03 | 敏彦 高倉 | Cooktop with electromagnetic cooker |
US11435787B2 (en) | 2020-07-10 | 2022-09-06 | Lenovo (Singapore) Pte. Ltd. | Portable information device and microphone pressure component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0743653B2 (en) | Interrupt controller | |
JPS60134351A (en) | System for registration of queue and detection of malfunction | |
JPS6055857B2 (en) | How to identify memory | |
JPH074669Y2 (en) | Interrupt request processing circuit | |
JP2731047B2 (en) | Program operand check method | |
JPS5839326A (en) | Program loading system | |
US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
JPS5914005A (en) | Sequence control method using microcomputer | |
JPS5933551A (en) | Operand duplication detecting circuit | |
JPH0782460B2 (en) | How to check the recording medium | |
JPH1139159A (en) | Computer system | |
JP2825589B2 (en) | Bus control method | |
JPH04128961A (en) | Multi-processor control system | |
JPS6133551A (en) | Monitoring device of microprocessor | |
JPH01251142A (en) | Program trace system | |
JPS6398010A (en) | Method for distinguishing power application and reset of microcomputer | |
JPH03119449A (en) | computing device | |
JPS63165931A (en) | Storing system for information on discontinuous instruction fetch address | |
JPS596202U (en) | Sequence control device | |
JPS62212733A (en) | Overflow detecting mechanism for stack area | |
JPS6019256A (en) | Memory area management method | |
JPS6385831A (en) | Control circuit for microprocessor | |
JPS63150732A (en) | Program running supervisory equipment | |
JPS58122150U (en) | Unauthorized access detection circuit to memory | |
JPH02144744A (en) | Lsi with external memory diagnozing function |