[go: up one dir, main page]

JPS60116246A - Data transfer control system - Google Patents

Data transfer control system

Info

Publication number
JPS60116246A
JPS60116246A JP22379983A JP22379983A JPS60116246A JP S60116246 A JPS60116246 A JP S60116246A JP 22379983 A JP22379983 A JP 22379983A JP 22379983 A JP22379983 A JP 22379983A JP S60116246 A JPS60116246 A JP S60116246A
Authority
JP
Japan
Prior art keywords
data
transfer
terminal device
data processing
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22379983A
Other languages
Japanese (ja)
Inventor
Harumi Nakashita
中下 春美
Hirohide Takano
高野 博秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22379983A priority Critical patent/JPS60116246A/en
Publication of JPS60116246A publication Critical patent/JPS60116246A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To quicken the operation and also to prevent the traffic from being increased by transferring a transfer data via a device only having an exchange connecting function in a data processing system between a terminal device and a data processing unit. CONSTITUTION:The inside of the data transfer device is provided with a data reception control circuit DRC and a data transmission control circuit DSC at each terminal device. When data DT1-DTn to be transferred to a terminal device TM4 exist, a transfer data added with an address ADR of terminal devices TM1-TM2 to be transferred to a buffer of the terminal device TM4 is formed and stored, and it is informed to a data processing unit CPU. The CPU feeds a command to data transmission control circuits DSC1, DSC2 being data senders at a proper time to start the data transfer.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はデータ転送制御方式に係り、特に予めデータに
付加されたアドレス情報によって、データ転送を指令し
た装置を介することなく早急なデータ転送を行うように
したデータ転送制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a data transfer control system, and in particular, to a data transfer control method that enables immediate data transfer without going through a device that has issued a data transfer command, using address information added to data in advance. This invention relates to a data transfer control method.

(2)技術の背景 データ処理装置が入出力制御装置を介して複数の端末装
置を制御しているとき、成る端末装置から他の端末装置
へデータを転送する要求が住じたとき、或いは伝送線を
介して他のデータ処理装置に制御される端末装置へデー
タを転送する要求が生したとき、関与するハードウェア
を多量に、且つ高性能のものを必要としていた。
(2) Background of the technology When a data processing device is controlling multiple terminal devices via an input/output control device, when a request to transfer data from one terminal device to another is received, or when a data processing device is controlling multiple terminal devices via an input/output control device, When a request arises to transfer data over a wire to a terminal device controlled by another data processing device, a large amount of hardware and high performance is required.

(3)従来技術と問題点 従来の端末装置間のデータ転送制御方式としては、第1
図に示すように中央処理装置CPUを介して行っていた
。即ち転送すべきデータについては、当該データを持っ
ている端末装置TM1から入出力制御装置IOCを通じ
て、一旦メインメモリMMに書込み、メモリ内の他の場
所に予め格納されているアドレス情報を中央処理装置C
PUが読出して、所定の転送先例えば端末装置TM2に
メモリMM内のデータを転送するという方式である。こ
の方式によると、メインメモリMMのメモリ量は何れの
端末装置内のバッファの容量よりも犬でなければならな
いこと、中央処理装置CPUの処理速度が高速でなげれ
ばならないといったパフォーマンスが要求される。また
複数の端末装置TM2、TM3−ヘデーター斉転送(同
報通信)を行う際には、中央処理装置CPUと入出力j
lr+制御装置−IOCとの間の1−ラヒソク量が増大
するといった欠点があった。
(3) Prior art and problems As a conventional data transfer control method between terminal devices, the first
As shown in the figure, this was done via the central processing unit CPU. That is, the data to be transferred is temporarily written to the main memory MM from the terminal device TM1 that has the data through the input/output control device IOC, and the address information previously stored in another location in the memory is transferred to the central processing unit. C
This is a method in which the PU reads out the data and transfers the data in the memory MM to a predetermined transfer destination, for example, the terminal device TM2. According to this method, performance is required such that the amount of memory in the main memory MM must be larger than the capacity of the buffer in any terminal device, and the processing speed of the central processing unit CPU must be fast. . In addition, when performing simultaneous data transfer (broadcast communication) to multiple terminal devices TM2 and TM3, the central processing unit CPU and input/output j
There is a drawback that the amount of 1-rahisok between lr+control device and IOC increases.

(4)発明の目的 本発明の目的は前述の欠点を改善し、データ転送要求元
の介在なしに転送先へデータを転送できるデータ転送制
御方式を提供することにある。
(4) Object of the Invention An object of the present invention is to improve the above-mentioned drawbacks and to provide a data transfer control system that can transfer data to a transfer destination without the intervention of a data transfer request source.

(5)発明の構成 前述の目的を達成するための本発明の構成は、データ処
理装置と複数の端末装置、或いは複数のデータ処理装置
が、交換接続機能を有する装置を介して互いに接続され
るθ11j末装置間或いはデータ処理装置間で、データ
転送が行われるデータ処理システムにおいて、データ転
送元は転送先アドレス情報を付加した転送データを作成
し、データ処理装置は準備のできたデータ転送元に指令
してデータ転送を起動することにより、転送データを前
記交換接続機能を有する装置を介するのみで転送データ
先に転送さゼることである。
(5) Structure of the Invention The structure of the present invention to achieve the above-mentioned object is that a data processing device and a plurality of terminal devices or a plurality of data processing devices are connected to each other via a device having an exchange connection function. θ11j In a data processing system where data is transferred between end devices or data processing devices, the data transfer source creates transfer data with transfer destination address information added, and the data processing device issues a command to the prepared data transfer source. By activating data transfer, the transfer data can be transferred to the transfer data destination only via the device having the exchange connection function.

(6)発明の実施例 第2図は本発明の第1実施例の構成を示す図で、端末装
置から端末装置へデータ転送を行う場合を示している。
(6) Embodiment of the Invention FIG. 2 is a diagram showing the configuration of the first embodiment of the invention, and shows a case where data is transferred from one terminal device to another.

第2図においてCPUばデータ処理装置、DTFはデー
タ転送装置、T M 1 、 T M 2−−−−−−
は端末装置を示す。データ転送装置D T Pの内部に
はデータ受信制御回路DRCとデータ送信制御回路DS
Cが、各端末毎に具備されている。端末装置TM4に転
送すべきデータDT1.DT2−があるとして、当初端
末装置TMJ内のバッファ(図示しない)において、転
送すべき端末装置のアドレスADRを付けて格納する。
In FIG. 2, CPU is a data processing device, DTF is a data transfer device, T M 1 , T M 2 ------
indicates a terminal device. Inside the data transfer device DTP, there is a data reception control circuit DRC and a data transmission control circuit DS.
C is provided for each terminal. Data DT1. to be transferred to the terminal device TM4. Assuming that there is DT2-, it is initially stored in a buffer (not shown) in the terminal device TMJ with the address ADR of the terminal device to be transferred.

そしてデータ格納が終了したことをデータ処理装置CP
Uへ通知する。
Then, the data processing device CP indicates that data storage is completed.
Notify U.

データ処理装置CPUはその後適当な時刻において、転
、送動作指令REQを格納済みデータを有する端末装置
TM4のデータ送信制御回路DSCとの回線番号(この
場合#4)を付して、データ転送装置DTPのデータ受
信制御回路DRCOに回線#0を介して送出する。デー
タ受信制御回路DRC・データ送信制御回路DSCの詳
細は後述する。データ受信制御DRCOはハスBSを介
して対応アドレス番号のデータ送信制御回路この場合D
SC4を選択する。回線#4を介してQfit末装置T
M4は駆動され、該端末装置TM4のl1ll!!備し
ていたデータDT1.DT2−をアドレスADRと共に
回線#3を介してデータ受信制御回路DRC4へ吐き出
す。アドレスADRば回i(Al1.#2と2つあった
とする。受信制御回路DRC4はそのアドレスによりデ
ータ送信制御回路DSCI。
Thereafter, at an appropriate time, the data processing device CPU attaches a line number (#4 in this case) to the data transmission control circuit DSC of the terminal device TM4 having the stored data to the transfer operation command REQ, and sends the transfer operation command REQ to the data transfer device. It is sent to the DTP data reception control circuit DRCO via line #0. Details of the data reception control circuit DRC and data transmission control circuit DSC will be described later. The data reception control DRCO is a data transmission control circuit for the corresponding address number via the Hass BS.
Select SC4. Qfit terminal device T via line #4
M4 is driven, and the l1ll! of the terminal device TM4 is activated. ! The data DT1. It outputs DT2- along with address ADR to data reception control circuit DRC4 via line #3. Assume that there are two addresses ADR (Al1.#2).The reception control circuit DRC4 uses the address to control the data transmission control circuit DSCI.

DSC2を駆動する。回線#1.#2が選択されたとき
、データは両者即ち端末装置TM1.TM2へ同時に送
られる。勿論アドレスが単一の端末装置を指定している
ときは、当該端末装置へのみデータを転送する。この転
送動作に当たり、データ処理装置cpuは介在してなく
、単に当初の指令を発するのみである。
Drives DSC2. Line #1. When #2 is selected, data is transmitted to both terminal devices TM1. It is sent to TM2 at the same time. Of course, when the address specifies a single terminal device, data is transferred only to that terminal device. In this transfer operation, the data processing device CPU does not intervene and merely issues the initial command.

データ処理装置CPUからの転送動作指令REQについ
ては、端末装置TM4の4!!備したデータについて、
それを選択して例えば当初から4つのみを転送すること
で動作を中止するように指示J−ることもできる。
Regarding the transfer operation command REQ from the data processing device CPU, 4! of the terminal device TM4! ! Regarding the prepared data,
It is also possible to select it and instruct to stop the operation by, for example, transferring only four from the beginning.

第3図はデータ受信制御回路DRCと、データ送信制御
回路DSCの詳細を示す図で、前者DRCは端末制御側
で互いに並列に接続された受信データバッファRBF、
アドレスバッファABFと、RBFに接続された受信デ
ータ転送部RDTRと、ABFに接続された受信制御部
RCTLとで構成される。アドレスADRの付加された
データDTが入力したとき、アドレスとデータが各バッ
ファABF、RBFに取込まれる。ABFのアドレスが
RCTLにおいて解析され、目的の転送先を知り、制御
ハスCBSにより該当するデータ送信制御回路DSCの
装置を起動させる。DSCには送信データバッファSB
Fと、送信制御部5CTLと、送信データ転送部5DT
Rが図示するように接続されている。制御パスCBSに
より該当するアドレスの送信制御回路DSCにおりる送
信側1al1部5CTLが起動され、送信データ転送部
5DTRに対しデータを受信するように制御する。受信
データ転送部RDTRは受信制御部RCT Lに制御さ
れ、受信データ7NソフアRBFのデータを取込み、デ
ータバスDBSに流したとき、送信データ転送部5DT
Rがそれを受信し、一旦送信データバソファSBFに取
込む。次に端末装置への回線に受信したデータを流す。
FIG. 3 is a diagram showing details of the data reception control circuit DRC and the data transmission control circuit DSC.
It is composed of an address buffer ABF, a reception data transfer section RDTR connected to RBF, and a reception control section RCTL connected to ABF. When data DT to which address ADR is added is input, the address and data are taken into each buffer ABF and RBF. The address of the ABF is analyzed by the RCTL, the target transfer destination is known, and the control unit CBS activates the corresponding data transmission control circuit DSC device. DSC has transmit data buffer SB
F, transmission control unit 5CTL, and transmission data transfer unit 5DT
R is connected as shown. The control path CBS activates the transmission side 1al1 unit 5CTL in the transmission control circuit DSC at the corresponding address, and controls the transmission data transfer unit 5DTR to receive data. The reception data transfer unit RDTR is controlled by the reception control unit RCT L, and when the data of the reception data 7N software RBF is taken in and sent to the data bus DBS, the reception data transfer unit 5DT is
R receives it and temporarily imports it into the transmission data bath SBF. Next, the received data is sent to the line to the terminal device.

また第4図は本発明の他の実施例としてデータ処理装置
間に交換機能を有するスイッチSWSを設けた場合を示
している。HO3T1.l−10ST2−−−−−−一
と示すホストにはデータ処理装置・端末装置がそれぞれ
接続されている。例えばホストH0ST2にホストHO
S T 3へ転送すべきデータがあったとき、ホスト)
(O5TIから転送開始の指令をスイッチSWSを介し
てホストHO3T2へ伝え、受信すると動作を始める。
FIG. 4 shows another embodiment of the present invention in which a switch SWS having an exchange function is provided between data processing devices. HO3T1. A data processing device and a terminal device are respectively connected to the host indicated as l-10ST2--1. For example, host H0ST2 has host HO
When there is data to be transferred to ST3, the host)
(The O5TI transmits a command to start transfer to the host HO3T2 via the switch SWS, and when received, the operation starts.

ホストHOS T2からスイッチSWSの方向に読出さ
れたデータは付加されたアドレスをスイッチSWSにお
いて解読され、ホストHO3T3へ向は転送される。
The data read from the host HOS T2 in the direction of the switch SWS has the added address decoded in the switch SWS, and is transferred to the host HO3T3.

転送動作を指令したホスI−HOS T 1はデータを
取込みまたは転送する動作を行うことはない。
The host I-HOS T 1 that has instructed the transfer operation does not take in or transfer data.

(7)発明の効果 このようにして本発明によると、転送すべきデータを有
する端末は、データ転送を開始する指令をデータ処理装
置から受信したときに動作を開始し、転送を指令したデ
ータ処理装置には転送すべきデータが格納されたり読出
されることがないので、動作が素早く、且つ所定個所の
みトラヒック量の増大することが起こらない。
(7) Effects of the Invention In this way, according to the present invention, a terminal having data to be transferred starts its operation when receiving a command to start data transfer from a data processing device, and processes the data that has been commanded to be transferred. Since the data to be transferred is not stored or read in the device, the operation is quick and the amount of traffic does not increase only in a predetermined location.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の端末装置のデータ転送制御方式を示す図
、 第2図は本発明の第1実施例の構成を示す図、第3図は
第2図中のデータ受信制御回路とデータ送信制御回路の
詳細を示す図、 第4図は本発明の第2実施例の構成を示す図である。 CP U−−中央処理装置 TM 1 、 TM 2一端末装置 MM−−−メモリ DTF−データ転送装置 D RC−−−データ受信制御回路 D S C−データ送信制御回路 RE C1−一−転送動作指令 DTI、DT2−データ ADR−アドレス 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄ネh 第1しj
Fig. 1 is a diagram showing a data transfer control system of a conventional terminal device, Fig. 2 is a diagram showing the configuration of a first embodiment of the present invention, and Fig. 3 is a diagram showing the data reception control circuit and data transmission in Fig. 2. FIG. 4 is a diagram showing details of the control circuit. FIG. 4 is a diagram showing the configuration of a second embodiment of the present invention. CPU--Central processing unit TM1, TM2 - Terminal device MM--Memory DTF-Data transfer device D RC--Data reception control circuit DSC-Data transmission control circuit RE C1--Transfer operation command DTI, DT2-Data ADR-Address Patent Applicant Fujitsu Limited Agent Patent Attorney Eine Suzuki 1st Shij

Claims (1)

【特許請求の範囲】 1 データ処理装置と複数の端末装置、或いは複数のデ
ータ処理装置が、交換接続機能を有する装置を介して互
いに接続される端末装置間或いはデータ処理装置間で、
データ転送が行われるデータ処理システムにおいて、゛
データ転送元は転送先アドレス情報を付加した転送デー
タを作成し、データ処理装置は準備のできたデータ転送
元に指令し°ζデータ転送を起動することにより、転送
データを前記交換接続機能を有する装置を介するのみで
転送データ先に転送させることを特徴とするデータ転送
制御方式。 2 データ転送元は転送データに複数の転送先アドレス
を付加することにより、複数のデータ転送先へ同時に転
送させることを特徴とする特許請求の範囲第1項記載の
データ転送制御方式。
[Claims] 1 A data processing device and a plurality of terminal devices, or a plurality of data processing devices are connected to each other via a device having an exchange connection function, or between terminal devices or data processing devices,
In a data processing system where data transfer is performed, the data transfer source creates transfer data with transfer destination address information added, and the data processing device commands the prepared data transfer source to start data transfer. . A data transfer control method, characterized in that transfer data is transferred to a transfer data destination only via the device having the exchange connection function. 2. The data transfer control method according to claim 1, wherein the data transfer source adds a plurality of transfer destination addresses to the transfer data to simultaneously transfer the data to a plurality of data transfer destinations.
JP22379983A 1983-11-28 1983-11-28 Data transfer control system Pending JPS60116246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22379983A JPS60116246A (en) 1983-11-28 1983-11-28 Data transfer control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22379983A JPS60116246A (en) 1983-11-28 1983-11-28 Data transfer control system

Publications (1)

Publication Number Publication Date
JPS60116246A true JPS60116246A (en) 1985-06-22

Family

ID=16803896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22379983A Pending JPS60116246A (en) 1983-11-28 1983-11-28 Data transfer control system

Country Status (1)

Country Link
JP (1) JPS60116246A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466043A (en) * 1977-11-05 1979-05-28 Fujitsu Ltd Common-bus occupying system
JPS57188161A (en) * 1981-05-15 1982-11-19 Mitsubishi Electric Corp Transmission line common control system
JPS5829247A (en) * 1981-08-14 1983-02-21 Ricoh Co Ltd Data communication device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466043A (en) * 1977-11-05 1979-05-28 Fujitsu Ltd Common-bus occupying system
JPS57188161A (en) * 1981-05-15 1982-11-19 Mitsubishi Electric Corp Transmission line common control system
JPS5829247A (en) * 1981-08-14 1983-02-21 Ricoh Co Ltd Data communication device

Similar Documents

Publication Publication Date Title
US5175818A (en) Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma
EP0432076B1 (en) High performance shared main storage interface
US20060161694A1 (en) DMA apparatus
CN1159657C (en) Bus system and its data transmission method
JPH04346151A (en) Data processor
US7111158B1 (en) Techniques for transitioning control of a serial ATA device among multiple hosts using sleep and wake commands
US5611056A (en) Method for controlling the expansion of connections to a SCSI bus
JP2002123371A (en) Device and method for controlling disk array
EP0275048B1 (en) Direct memory access controller
JPS60116246A (en) Data transfer control system
JP2568070B2 (en) Actuator control system
JPS60142768A (en) Data transfer device
JPH05334213A (en) Data communication method
JP2001320390A (en) Serial bus control device and control method
CN119011057A (en) TTE load data mixed transmission system and method based on multiple channels TTDMA
JPH02170644A (en) Priority transmitting method for multimedia communication system
JPH077954B2 (en) Control device
JPH08101810A (en) Bus control method
JP2000358039A5 (en)
JPS63171042A (en) Data transmission system
JPS60137A (en) Transfer system for transmission and reception data of transmitter
JPH10341257A (en) Packet processing unit
JPS61196353A (en) Multiplexing bus control system
JPH07122867B2 (en) Data transfer controller
JPH03262063A (en) Bus control circuit for dma transfer