JPS60103841A - 中継器 - Google Patents
中継器Info
- Publication number
- JPS60103841A JPS60103841A JP21186983A JP21186983A JPS60103841A JP S60103841 A JPS60103841 A JP S60103841A JP 21186983 A JP21186983 A JP 21186983A JP 21186983 A JP21186983 A JP 21186983A JP S60103841 A JPS60103841 A JP S60103841A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission data
- data
- section
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ伝送システムにおける中継器の改良に
関する。
関する。
データ伝送システムには、例えばループ方式およびマル
チドロップ方式を採用したものがあシ、それぞれのシス
テムに伝送路の延長をはかるために中継器が設けられて
いる。ループ方式のシステムは、厳密な、を味で１対１
で一方方向のデータ伝送を行なうものとなる。これは、
システム的にＮ対Ｎ伝送方式の構成にみえるが、純ハー
ドウェア的には、一本の伝送路に復θのステーションを
接続し、−力方向でデータ伝送を行なっているからであ
る。したがってループ方式に設けられる中継器は一方の
方向に対しての伝送データの中継を行なえばよい。
チドロップ方式を採用したものがあシ、それぞれのシス
テムに伝送路の延長をはかるために中継器が設けられて
いる。ループ方式のシステムは、厳密な、を味で１対１
で一方方向のデータ伝送を行なうものとなる。これは、
システム的にＮ対Ｎ伝送方式の構成にみえるが、純ハー
ドウェア的には、一本の伝送路に復θのステーションを
接続し、−力方向でデータ伝送を行なっているからであ
る。したがってループ方式に設けられる中継器は一方の
方向に対しての伝送データの中継を行なえばよい。
一方、第１図に示すようなマルチドロップ方式ノシステ
ムは、伝送路ｙｉｖｃａ数のステーショアＳ１．Ｓ２．
・・・を」妾続し、これらステーション間相互でデータ
伝送を行なうものである例、これに用いられる中継器Ｒ
ｌ 、 Ｒ２、川は５スデーションＳ１．ｓ２．・・・
間に伝送される伝送データのレベル増幅や伝送タイミン
グのずれおよび位相などによるひずみ全補正して伝送デ
ータの中継を行なう機能を持っている。さらに中継器Ｒ
１、Ｒ２、・・・には、高速度の伝送データをそのタイ
ミングをずらさずに中継し、また第２図に示すように伝
送方向の双方向ａ、ｂに対してその方向の切換制御を適
切に行なう機能が要求される。
ムは、伝送路ｙｉｖｃａ数のステーショアＳ１．Ｓ２．
・・・を」妾続し、これらステーション間相互でデータ
伝送を行なうものである例、これに用いられる中継器Ｒ
ｌ 、 Ｒ２、川は５スデーションＳ１．ｓ２．・・・
間に伝送される伝送データのレベル増幅や伝送タイミン
グのずれおよび位相などによるひずみ全補正して伝送デ
ータの中継を行なう機能を持っている。さらに中継器Ｒ
１、Ｒ２、・・・には、高速度の伝送データをそのタイ
ミングをずらさずに中継し、また第２図に示すように伝
送方向の双方向ａ、ｂに対してその方向の切換制御を適
切に行なう機能が要求される。
第３図は従来における中継器のイＩ４成図である。
この中継器は、伝送路Ａ側からＢ側に伝送を行なう場合
伝送データの雑音除去とレベル増幅をフィルタ／レベル
コンパレータ１ｏにょ９行すってからキャリア検出部１
ノにより伝送データのキャリアを検出し、さらにキャリ
ア検出部１ノを経由してきた伝送データのタイミングの
ずれ、位相のずれなどを補正する（リタイミング）ため
にリタイミング部１２に送シ、とのりタイミング部１２
にょ逆補正された伝送データを出力ドライバ部１３がら
伝送路Ｂに出力して伝送データの中継を行なう。また、
伝送路ＢがらＡに伝送を行なう場合は、別のルートすな
わちフィルタ／レベルコンパレータ２０．キャリア検出
部２１、リタイミング部２２．出カドライバ部２３によ
シ中継を行なうものとなっている。そうして、キャリア
検出部ｔｔ、２１１ｄ、−例えば伝送路Ａからの伝送デ
ータを中継して伝送路Ｂに送出するとき、伝送路Ｂに送
出された伝送データがコンパレータ２ｏを通って中継器
内に取り込まないようにするためにロックｉ、ｊ号りを
他ループのキャリア検出部２ｔ 、ｔノに出力する。
伝送データの雑音除去とレベル増幅をフィルタ／レベル
コンパレータ１ｏにょ９行すってからキャリア検出部１
ノにより伝送データのキャリアを検出し、さらにキャリ
ア検出部１ノを経由してきた伝送データのタイミングの
ずれ、位相のずれなどを補正する（リタイミング）ため
にリタイミング部１２に送シ、とのりタイミング部１２
にょ逆補正された伝送データを出力ドライバ部１３がら
伝送路Ｂに出力して伝送データの中継を行なう。また、
伝送路ＢがらＡに伝送を行なう場合は、別のルートすな
わちフィルタ／レベルコンパレータ２０．キャリア検出
部２１、リタイミング部２２．出カドライバ部２３によ
シ中継を行なうものとなっている。そうして、キャリア
検出部ｔｔ、２１１ｄ、−例えば伝送路Ａからの伝送デ
ータを中継して伝送路Ｂに送出するとき、伝送路Ｂに送
出された伝送データがコンパレータ２ｏを通って中継器
内に取り込まないようにするためにロックｉ、ｊ号りを
他ループのキャリア検出部２ｔ 、ｔノに出力する。
このように従来の中！４：器は、伝送データの伝送方向
ごとに中継の機能を設けているのでその仲繁成が複雑か
つ大規模のものとなっていた。ざらに高速の伝送データ
を中継するために伝送タイミングをイＷ度良く補正して
送出しなければならず、従来の中継器では困難な面があ
った。
ごとに中継の機能を設けているのでその仲繁成が複雑か
つ大規模のものとなっていた。ざらに高速の伝送データ
を中継するために伝送タイミングをイＷ度良く補正して
送出しなければならず、従来の中継器では困難な面があ
った。
本発明は上記実情に基づいてなされたもので、その目的
とするところは、双方向に設けられたキャリア検出部お
よびリタイミング都合それぞれ一体にし得て簡単な構成
とし得る中継器を提供することにある。
とするところは、双方向に設けられたキャリア検出部お
よびリタイミング都合それぞれ一体にし得て簡単な構成
とし得る中継器を提供することにある。
本発明は、双方向にある伝送路からの伝送データを双方
向にそれぞれ設けた第１および第２のは送データ人出力
部全通してギヤリア検出部に送シ、このギヤ、リア検出
部により先に入力した一方の伝送路からの伝送データ全
検出して他方の伝送路からの伝送データの人力′？ｆ：
禁止し、さらに先に検出された前記データの伝送方向に
ある前記第１または第２の伝送データ人出部に送出許可
信号を出力し、前記キャリア検出部からりタイミング部
に送られ補正された伝送データを送出許可された前記第
１または第２の伝送データ入出力部から送出する中８１
ｋ 器である。
向にそれぞれ設けた第１および第２のは送データ人出力
部全通してギヤリア検出部に送シ、このギヤ、リア検出
部により先に入力した一方の伝送路からの伝送データ全
検出して他方の伝送路からの伝送データの人力′？ｆ：
禁止し、さらに先に検出された前記データの伝送方向に
ある前記第１または第２の伝送データ人出部に送出許可
信号を出力し、前記キャリア検出部からりタイミング部
に送られ補正された伝送データを送出許可された前記第
１または第２の伝送データ入出力部から送出する中８１
ｋ 器である。
以下、本発明に係る中継器の一実カｉ！ｉ′、！／Ｕに
ついて第４図ないし第６図ヲ参照して説明する。第４図
は本発明に係る中継器の構成図である。第４図において
３０は第１の伝送データ人出力ｊ；′ｖＳであり４０は
第２の伝送データ人出力部である。
ついて第４図ないし第６図ヲ参照して説明する。第４図
は本発明に係る中継器の構成図である。第４図において
３０は第１の伝送データ人出力ｊ；′ｖＳであり４０は
第２の伝送データ人出力部である。
第１の伝送データ入出力部３０は、伝送路Ａがらの伝送
データＳ ａ （ｆ） ｊＯ−跨成分の除去およびレベ
ル増幅を行なうもので５伝送データＳａの伝送周波数に
応じた最適な伝達関数とＳＮ比とをｊテつフィルタ／レ
ベルコンノぞレータ３１と、−Ａ、”ヤリア検出郡５０
からの送出許可信号Ｇａによりリタイミング部６０から
の伝送データを伝送路Ａに出力する出力ドライバ部３２
とから構成さＪしている。また第２の伝送データ入出力
部４０は第１の伝送データ入出力６１Ｓ３０と同様のフ
ィルタ／レベルコンパレータ４１と、送出許ｐＴ 信Ｑ
Ｇｂによシ伝送データを伝送Ａ） Ｂに出力する出力
１゛ライパ部４２とから構成される装置 キャリア検出部５０ｉｌ″Ｊ：、コンパレータ３１゜４
１を通ってきた伝送データＳａｌ、 ＳｂＪ ｆ入力し
、先に入力した伝送路ＡまたはＢがらの伝送データのキ
ャリア全検出すると他方の伝送路ＡまたＢからの伝送デ
ータの人力を禁止し、さらに伝送方向にある出力ドライ
バ部３ノまたは４１に「［（」レベルの送出許可信号Ｇ
ａ 、 Ｇｂ ｆ送出する機能を持っている。
データＳ ａ （ｆ） ｊＯ−跨成分の除去およびレベ
ル増幅を行なうもので５伝送データＳａの伝送周波数に
応じた最適な伝達関数とＳＮ比とをｊテつフィルタ／レ
ベルコンノぞレータ３１と、−Ａ、”ヤリア検出郡５０
からの送出許可信号Ｇａによりリタイミング部６０から
の伝送データを伝送路Ａに出力する出力ドライバ部３２
とから構成さＪしている。また第２の伝送データ入出力
部４０は第１の伝送データ入出力６１Ｓ３０と同様のフ
ィルタ／レベルコンパレータ４１と、送出許ｐＴ 信Ｑ
Ｇｂによシ伝送データを伝送Ａ） Ｂに出力する出力
１゛ライパ部４２とから構成される装置 キャリア検出部５０ｉｌ″Ｊ：、コンパレータ３１゜４
１を通ってきた伝送データＳａｌ、 ＳｂＪ ｆ入力し
、先に入力した伝送路ＡまたはＢがらの伝送データのキ
ャリア全検出すると他方の伝送路ＡまたＢからの伝送デ
ータの人力を禁止し、さらに伝送方向にある出力ドライ
バ部３ノまたは４１に「［（」レベルの送出許可信号Ｇ
ａ 、 Ｇｂ ｆ送出する機能を持っている。
具体的には、第５図に示すような構成となっている。す
なわち、第６図に示すクロック信号ＣＬＫを発生する基
本クロック発生用オシレータＯ８Ｃと、このクロック信
号ＣＬＫのタイミングにより伝送データ信号Ｓａ１．
Ｓｂｌ ｆシフトして出力するシフトレジスタＳＲａ
、 ５ＩＬｂと表に示す真理値金有し入力端子Ａ、Ｂ、
Ｇの状態に応じた信号を出力するデコーダＤＣａ 、
ＤＣｂとが接続されている。
なわち、第６図に示すクロック信号ＣＬＫを発生する基
本クロック発生用オシレータＯ８Ｃと、このクロック信
号ＣＬＫのタイミングにより伝送データ信号Ｓａ１．
Ｓｂｌ ｆシフトして出力するシフトレジスタＳＲａ
、 ５ＩＬｂと表に示す真理値金有し入力端子Ａ、Ｂ、
Ｇの状態に応じた信号を出力するデコーダＤＣａ 、
ＤＣｂとが接続されている。
ここでシフトレジスタＳＲａ 、 ５Ｉｌｂとデコーダ
ＤＣａ 、 ＤＣｂとによシ伝送データＳｇｌ、 Ｓｂ
ｌの変化エツゾがデコーダＤＣａ 、 ＤＣｂの出力端
子Ｙｌ。
ＤＣａ 、 ＤＣｂとによシ伝送データＳｇｌ、 Ｓｂ
ｌの変化エツゾがデコーダＤＣａ 、 ＤＣｂの出力端
子Ｙｌ。
Ｙｌの出力として得られる。そして、Ｄ型フリソゾフロ
ッノＦａ 、 Ｆｂは、デコーダＤＣａ 、 ＤＣｂの
出力端子Ｙ〕からの１胃号によりグイレフＩ・セットさ
れＹｌからの・討号によシリセットされる。
ッノＦａ 、 Ｆｂは、デコーダＤＣａ 、 ＤＣｂの
出力端子Ｙ〕からの１胃号によりグイレフＩ・セットさ
れＹｌからの・討号によシリセットされる。
そしてこれらノリツノフロツノＦａ 、 ＦｂのＱ１１
１力端子の信号によりカウンタＣＲａ 、 ＣＲｂがカ
ウント動作するように１＋４成されている。そうして所
定時間後にカウンタＣＲａ 、 ＣＲｂのＱ出カ！’ｉ
ｉａ ’Ｆカラ「Ｈ」レベルの信号が出力されるとアン
ドグー ） Ａａ 、 Ａｂ ｆＩ：通してＪ／にノリ
ツノフロツノＪＦａ 、 ＪＦｂがセットされオアダー
ト回路ＯＲを介してシフトレジスタＳＲａ 、 ＳＲｂ
のＱＢ出力端子からの信号（ＲＸＤａ ） ｆ リタイ
ミング部６０に送出するように構成されている。ここで
、シフトレジスタＳＲａ 、 ＳＲｂのＱＢ出力端子の
信号ＲＸＤａ 、 ＲＸＤｂが「Ｈ」レベルのときにフ
リッノフｏ ッ；” ＪＦａ ｈ ＪＦｂがセットされ
、その後ＲＸＤａ。
１力端子の信号によりカウンタＣＲａ 、 ＣＲｂがカ
ウント動作するように１＋４成されている。そうして所
定時間後にカウンタＣＲａ 、 ＣＲｂのＱ出カ！’ｉ
ｉａ ’Ｆカラ「Ｈ」レベルの信号が出力されるとアン
ドグー ） Ａａ 、 Ａｂ ｆＩ：通してＪ／にノリ
ツノフロツノＪＦａ 、 ＪＦｂがセットされオアダー
ト回路ＯＲを介してシフトレジスタＳＲａ 、 ＳＲｂ
のＱＢ出力端子からの信号（ＲＸＤａ ） ｆ リタイ
ミング部６０に送出するように構成されている。ここで
、シフトレジスタＳＲａ 、 ＳＲｂのＱＢ出力端子の
信号ＲＸＤａ 、 ＲＸＤｂが「Ｈ」レベルのときにフ
リッノフｏ ッ；” ＪＦａ ｈ ＪＦｂがセットされ
、その後ＲＸＤａ。
ＲＸＤｂｌ！号が「Ｌ」レベルになったときからオアダ
ート回路ＯＲから伝送データが送出される構成となって
いる。また、フリツノ７０ツノＪＦａ 。
ート回路ＯＲから伝送データが送出される構成となって
いる。また、フリツノ７０ツノＪＦａ 。
ＪＦｂのＱ出力端子の信号は、それぞれデコーダＤＣｂ
、 ＤＣａのＧ端子に送られて、一方のデコーダＤＣ
ａまたはＤＣｂが動作する構成となっている１゜さらに
リタイミング部６０は、キャリア検出部５０からの伝送
データのタイミングおよび位相など全補正して出力ドラ
イバ部３２．４２に送出するものである。
、 ＤＣａのＧ端子に送られて、一方のデコーダＤＣ
ａまたはＤＣｂが動作する構成となっている１゜さらに
リタイミング部６０は、キャリア検出部５０からの伝送
データのタイミングおよび位相など全補正して出力ドラ
イバ部３２．４２に送出するものである。
次に上記の如く構成された中継器の動作について説明す
る。なお、（太送データＳａ７を伝送路Ａ側から伝送路
Ｂ １ｔｌｌに伝送する場合について説明スる。ステー
ションから送出された伝送データＳａＪは、伝送路Ａ全
通シフィルタ／レベルコン・ぐレータ３）で雑音成分が
除去されレベル増ｌｌ＠されてキャリア検出部５０に送
られる。
る。なお、（太送データＳａ７を伝送路Ａ側から伝送路
Ｂ １ｔｌｌに伝送する場合について説明スる。ステー
ションから送出された伝送データＳａＪは、伝送路Ａ全
通シフィルタ／レベルコン・ぐレータ３）で雑音成分が
除去されレベル増ｌｌ＠されてキャリア検出部５０に送
られる。
このキャリア検出部５θに入力した伝送データＳａ７は
、そのシフトレジスタＳＲａに入力され、第６図に示す
ようにこのシフトレジスタＳＲａのＱＡ 、ＱＢ出力端
子からそれぞれ基本クロック発生用オシレータＯ８Ｃの
発１辰周波数に応じてシフトされて出力される。このシ
フトされた出力信号はデコーダＤＣａのＡ、Ｂ入力端子
に入力されるが、初めにへ入力瑞子に「１」の信号が人
力され、次にＡ、Ｂ入力端子に「１」の信号が人力され
、その次にＢ入力端子に「１」の・１８号が人力される
ことになるので、デコーダＤＣａのＹｌ。
、そのシフトレジスタＳＲａに入力され、第６図に示す
ようにこのシフトレジスタＳＲａのＱＡ 、ＱＢ出力端
子からそれぞれ基本クロック発生用オシレータＯ８Ｃの
発１辰周波数に応じてシフトされて出力される。このシ
フトされた出力信号はデコーダＤＣａのＡ、Ｂ入力端子
に入力されるが、初めにへ入力瑞子に「１」の信号が人
力され、次にＡ、Ｂ入力端子に「１」の信号が人力され
、その次にＢ入力端子に「１」の・１８号が人力される
ことになるので、デコーダＤＣａのＹｌ。
Ｙｌからの出力は第６図に示すようになる。このデコー
ダＤＣａのＹｌ、Ｙ２端子の出力信号により７リツゾフ
ロツプＦａがダイレクトセットされ、リセットされる。
ダＤＣａのＹｌ、Ｙ２端子の出力信号により７リツゾフ
ロツプＦａがダイレクトセットされ、リセットされる。
このフリップフロソノＦａのＱ出力端子の出力信号はア
ンドグー１− ＡａおよびカウンタＣＲａに送られ、こ
れによシカウンタＣＲａがカウントを開始する。ここで
、カウンタＣＲａは所定時間を後にＱｎ出力端子から「
１」の出力信号を送出するが、この信号を送出する前に
フリツノフロ、 ：／’ Ｆａがリセットされるとカウ
ンタＣＲａのカウントはクリアーされる。すなわち、伝
送路Ａからの信号の・やルス幅が伝送データＳａ７の正
規・やルス幅以上であるか否かがここで判定される。し
たがって、伝送路Ａに混入するノイズやステーションの
電源の投入、しゃ断時ニ発生するス・ぐイクノイズが、
フィルり／レペルコンノ９レータ３１とこのカウンタＣ
Ｒａのカウントによシ除去される。
ンドグー１− ＡａおよびカウンタＣＲａに送られ、こ
れによシカウンタＣＲａがカウントを開始する。ここで
、カウンタＣＲａは所定時間を後にＱｎ出力端子から「
１」の出力信号を送出するが、この信号を送出する前に
フリツノフロ、 ：／’ Ｆａがリセットされるとカウ
ンタＣＲａのカウントはクリアーされる。すなわち、伝
送路Ａからの信号の・やルス幅が伝送データＳａ７の正
規・やルス幅以上であるか否かがここで判定される。し
たがって、伝送路Ａに混入するノイズやステーションの
電源の投入、しゃ断時ニ発生するス・ぐイクノイズが、
フィルり／レペルコンノ９レータ３１とこのカウンタＣ
Ｒａのカウントによシ除去される。
そこで、伝送路Ａからの伝送データＳａ７が正、ｔＡ＝
ルス幅以上であれば５フリツゾ７０りｆ ＦａのＱ出力
端子の出力信号がｒｌＪＯ間にカウンタＣＲａのＱｎ出
力端子から「１」の信号がアンドグ゛・・−トＡａに出
力される。これによシアンド）ｙ： −トＡａ全弁して
フリップフロソノＪＦａはセットされてそのＱ出力端子
から「１」の信号を出力する。
ルス幅以上であれば５フリツゾ７０りｆ ＦａのＱ出力
端子の出力信号がｒｌＪＯ間にカウンタＣＲａのＱｎ出
力端子から「１」の信号がアンドグ゛・・−トＡａに出
力される。これによシアンド）ｙ： −トＡａ全弁して
フリップフロソノＪＦａはセットされてそのＱ出力端子
から「１」の信号を出力する。
このフリップフロソープＪＦａのＱ出力端子の出力信号
は、送出許可信号Ｇｂとなって出力ドライバ部４２に送
られるとともにデコーダＤＣｂのＧ４子およびオアデー
ト回路ＯＲに送られる。これにより出力ドライバ部４２
から伝送路Ｂへの伝送データの送出は許可されることに
なるが、デコーダＤＣｂの出力端子ＹＯ〜Ｙ３からは信
号が出力されずに７リツプフロノゾＦｂはセットされな
いので伝送路Ｂからの伝送データのキーｙ ’Ｊア検出
は行なわれない。すなわち伝送路Ｂからの伝送データの
入力がロックさルることになる。
は、送出許可信号Ｇｂとなって出力ドライバ部４２に送
られるとともにデコーダＤＣｂのＧ４子およびオアデー
ト回路ＯＲに送られる。これにより出力ドライバ部４２
から伝送路Ｂへの伝送データの送出は許可されることに
なるが、デコーダＤＣｂの出力端子ＹＯ〜Ｙ３からは信
号が出力されずに７リツプフロノゾＦｂはセットされな
いので伝送路Ｂからの伝送データのキーｙ ’Ｊア検出
は行なわれない。すなわち伝送路Ｂからの伝送データの
入力がロックさルることになる。
ゆえに、フリップフロツノＪＦｂのＱ出力端子〃）らは
「０」の信号が出力され、出力ドライ・ぐ部３２の送出
動作は禁止される。
「０」の信号が出力され、出力ドライ・ぐ部３２の送出
動作は禁止される。
そうして、「１」の・信号がオア回路ＯＲに送出される
ことによシシフトレノスタＳＲａのＱＢ出力端子からの
信号すなわち伝送データＲＸＤａがオアケ゛−ト回路Ｏ
Ｒ′ｆｆ、通ってｆｆｉ号Ｓａ２としてリタイミング部
６０に送出される。このようにリタイミング部６０に送
られた伝送データＳａ２は、リタイミング部６０によっ
てレリえば伝送データ信号の波形のずれや位相が補正さ
れて出力ドライバ部４２に送出される。しかして伝送デ
ータは出力ドライバ部４２により伝送路Ｂに出力され他
方のステーションに送られる。
ことによシシフトレノスタＳＲａのＱＢ出力端子からの
信号すなわち伝送データＲＸＤａがオアケ゛−ト回路Ｏ
Ｒ′ｆｆ、通ってｆｆｉ号Ｓａ２としてリタイミング部
６０に送出される。このようにリタイミング部６０に送
られた伝送データＳａ２は、リタイミング部６０によっ
てレリえば伝送データ信号の波形のずれや位相が補正さ
れて出力ドライバ部４２に送出される。しかして伝送デ
ータは出力ドライバ部４２により伝送路Ｂに出力され他
方のステーションに送られる。
そうして、伝送データの１ブロック分の受信が完了する
と、リタイミング部６０からは「１」のＴＸＩ（ＮＤ倍
信号キャリア検出部５０のノリ、シフロック’ ＪＦ’
ａ 、 ＪＦｂに出力ざ九てフリップフロソノＪＦａは
リセットされる。また５ＣＬＲｉ信号は、システムクリ
ア信号であって、中継器の電源投入時フリップフロソノ
Ｆａ ＋ Ｆｂ ＋ ＪＦａ ＋ ＪＦｂをリセットし
初旬１化するものである。
と、リタイミング部６０からは「１」のＴＸＩ（ＮＤ倍
信号キャリア検出部５０のノリ、シフロック’ ＪＦ’
ａ 、 ＪＦｂに出力ざ九てフリップフロソノＪＦａは
リセットされる。また５ＣＬＲｉ信号は、システムクリ
ア信号であって、中継器の電源投入時フリップフロソノ
Ｆａ ＋ Ｆｂ ＋ ＪＦａ ＋ ＪＦｂをリセットし
初旬１化するものである。
以上の伝送方向とは通に、伝送路ＢからＡに伝送を行な
う場合は、ギヤリア検出部５０においてシフトレノスタ
ＳＲｂ 、デコーダＤｃｂ 、フリップフロソノＦｂお
よびＪＦｂが動作し、出力ドライバ部３２が必出許町と
なって行なわれる。
う場合は、ギヤリア検出部５０においてシフトレノスタ
ＳＲｂ 、デコーダＤｃｂ 、フリップフロソノＦｂお
よびＪＦｂが動作し、出力ドライバ部３２が必出許町と
なって行なわれる。
このように本中継器においては、伝送路Ａ。
Ｂからの伝送データＳａＪ 、 ＳｂＪ ｆフィルタ／
レペルコンノやレータ３）、 ４１に介してキャリア検
出部５０に送シ、このキャリア検出部５θにおいて先に
入力した伝送データの伝送方向ｖｃあたる例えば出力ド
ライバ部４２に送出許ＩＪＪ′信号Ｇａ 、 Ｇｂを送
出するとともに伝送路Ｂからの伝送データの入力全禁止
して伝送路Ａからの伝送データをリタイミングｇ１ｔ
６ｏに送り出力ドライ・ぐ部４２全通して伝送路Ｂに送
るようにしたので、従来の中継器のように伝送方向ごと
に中継の機能を設けることなく１つのキャリア検出部５
０およびリタイミング部６０で中、１誂器を溝成するこ
とができ、その規模は従来のものと比較して半分程度の
ものとすることができる。
レペルコンノやレータ３）、 ４１に介してキャリア検
出部５０に送シ、このキャリア検出部５θにおいて先に
入力した伝送データの伝送方向ｖｃあたる例えば出力ド
ライバ部４２に送出許ＩＪＪ′信号Ｇａ 、 Ｇｂを送
出するとともに伝送路Ｂからの伝送データの入力全禁止
して伝送路Ａからの伝送データをリタイミングｇ１ｔ
６ｏに送り出力ドライ・ぐ部４２全通して伝送路Ｂに送
るようにしたので、従来の中継器のように伝送方向ごと
に中継の機能を設けることなく１つのキャリア検出部５
０およびリタイミング部６０で中、１誂器を溝成するこ
とができ、その規模は従来のものと比較して半分程度の
ものとすることができる。
しかも、高速度のデータ伝送に対しても、その伝送デー
タのタイミングや位相のずれなどを正石僅に補正し得て
中継全行なうことができる。
タのタイミングや位相のずれなどを正石僅に補正し得て
中継全行なうことができる。
なお、シフトレノスタ５Ｅｔａ 、 ＳＲｂへの信号Ｓ
ａｌ 、 Ｓｂｌが変化しフリップフロソノＪＦａ 。
ａｌ 、 Ｓｂｌが変化しフリップフロソノＪＦａ 。
ＪＦｂがセットされるまでに第６図に示すように信号Ｓ
ａＪ 、 Ｓｂｌの先頭の一部分が失なわれてリタイミ
ング部６０に送出されるが、これは伝送データブロック
の先頭のアイドリングキャラクタ（又はスリアンブラ）
の一部を失なうだけなので問題はない。すなわち、デー
タ伝送に際しては、真のデータブロックの先頭に一定の
ビットパターンの符号を付加して送出してお９、このピ
ットノぞターンがアイドリングキャラクタであって中継
器や各ステーションの受信部が同期をとるためにある。
ａＪ 、 Ｓｂｌの先頭の一部分が失なわれてリタイミ
ング部６０に送出されるが、これは伝送データブロック
の先頭のアイドリングキャラクタ（又はスリアンブラ）
の一部を失なうだけなので問題はない。すなわち、デー
タ伝送に際しては、真のデータブロックの先頭に一定の
ビットパターンの符号を付加して送出してお９、このピ
ットノぞターンがアイドリングキャラクタであって中継
器や各ステーションの受信部が同期をとるためにある。
本発明によれば、一方および他方の伝送路からの伝送デ
ータを第１および第２の伝送データ入出力部を介してキ
ャリア検出部に送り、このギヤリア検出部により送出許
可４ｇ号を送出するとともにいずれかの伝送データの入
力ｋ Ｍ止して伝送データｆ ＩＪタイミング部を介し
て他方および一方の１ム送路に送出するようにしたので
、１つのキャリア検出部およびリタイミング部により簡
単な構成と成し得た中１４ｒ器を提供できる。
ータを第１および第２の伝送データ入出力部を介してキ
ャリア検出部に送り、このギヤリア検出部により送出許
可４ｇ号を送出するとともにいずれかの伝送データの入
力ｋ Ｍ止して伝送データｆ ＩＪタイミング部を介し
て他方および一方の１ム送路に送出するようにしたので
、１つのキャリア検出部およびリタイミング部により簡
単な構成と成し得た中１４ｒ器を提供できる。
第１図はマルチドロツノ方式のデータ伝送システムの構
成図、第２図は中継器でのデータ伝送方向を示す模式図
、第３図は従来ｔＣおける中継器の構成図、第４図は本
発明に係る中継器の一実施例を示す構成図、第５図は本
中継器におけるキャリア検出部の具体的な構成図、第６
図は本中継器におけるキャリア演出部の動作を説明する
だめのタイミング図である。 ３１・・・フィルタ／レベルコンパレータ、、’１２・
・・出力ドライハ部、４ノ・・・フィルタ７／レベルコ
ンノ９レーク、４２・・・出力ドライバ部、５０・・・
キャリア検出部、６０・・・リタイミング部＊ ＳＲａ
。 ＳＲｂ・・・シフトレノスタ、ＤＣａ 、 ＤＣｂ・・
・デコーダ、Ｆａ 、 Ｆｂ −Ｄ型フリッゾフロッゾ
、ＣＲａ 、 ＣＲｂ・・・カウンタ、Ａａ 、 Ａｂ
・・・アンドゲート、ＪＦａ。 ＪＦｂ 、Ｊ Ｋフリツプフロツプ、ＯＲ・・・オアダ
ート回路、 ＯＳＣ・・・基本クロック元生用オル−タ
。
成図、第２図は中継器でのデータ伝送方向を示す模式図
、第３図は従来ｔＣおける中継器の構成図、第４図は本
発明に係る中継器の一実施例を示す構成図、第５図は本
中継器におけるキャリア検出部の具体的な構成図、第６
図は本中継器におけるキャリア演出部の動作を説明する
だめのタイミング図である。 ３１・・・フィルタ／レベルコンパレータ、、’１２・
・・出力ドライハ部、４ノ・・・フィルタ７／レベルコ
ンノ９レーク、４２・・・出力ドライバ部、５０・・・
キャリア検出部、６０・・・リタイミング部＊ ＳＲａ
。 ＳＲｂ・・・シフトレノスタ、ＤＣａ 、 ＤＣｂ・・
・デコーダ、Ｆａ 、 Ｆｂ −Ｄ型フリッゾフロッゾ
、ＣＲａ 、 ＣＲｂ・・・カウンタ、Ａａ 、 Ａｂ
・・・アンドゲート、ＪＦａ。 ＪＦｂ 、Ｊ Ｋフリツプフロツプ、ＯＲ・・・オアダ
ート回路、 ＯＳＣ・・・基本クロック元生用オル−タ
。
Claims (1)
- 複数のステーション全伝送路を介して接続したデータ伝
送システムの所定の前記ステーション間に設けられた中
継器において、一方および他方の伝送路を伝送してきた
伝送データのレベルを増幅して次段に送るとともに受信
され処理された伝送データを送出許０Ｔ信号によシ前記
他方および一方の伝送路に送出する第１および第２の伝
送データ入出力部と、これら′ＷＪ１または第２の伝送
データ人出部によシレベル増幅された伝送データを検出
してこの伝送データの伝送方向全１０定しこの伝送方向
に対して逆方向の伝送方向の伝送データの入力を禁止し
、前記伝送方向にある前記第１または第２の伝送データ
人出部に前記送出許可信号を送出するキャリア検出部と
、このキャリア検出部からの伝送データの補正を行なっ
て前記第１または第２の伝送データ人出部に送出するリ
タイミング部とを具備したことを特徴とする中継器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21186983A JPS60103841A (ja) | 1983-11-11 | 1983-11-11 | 中継器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21186983A JPS60103841A (ja) | 1983-11-11 | 1983-11-11 | 中継器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103841A true JPS60103841A (ja) | 1985-06-08 |
Family
ID=16612957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21186983A Pending JPS60103841A (ja) | 1983-11-11 | 1983-11-11 | 中継器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103841A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621945A (ja) * | 1992-06-29 | 1994-01-28 | Casio Comput Co Ltd | データ伝送装置 |
| JP2007081430A (ja) * | 2002-06-19 | 2007-03-29 | Sanken Electric Co Ltd | 半導体発光装置及びその製法並びに半導体発光装置用リフレクタ |
| US7429757B2 (en) | 2002-06-19 | 2008-09-30 | Sanken Electric Co., Ltd. | Semiconductor light emitting device capable of increasing its brightness |
| JP2008311644A (ja) * | 2007-06-12 | 2008-12-25 | Hectotek Corp | 発光ダイオードパッケージのベースユニット |
| US8446004B2 (en) | 2004-06-04 | 2013-05-21 | Cree, Inc. | Power light emitting die package with reflecting lens and the method of making the same |
-
1983
- 1983-11-11 JP JP21186983A patent/JPS60103841A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621945A (ja) * | 1992-06-29 | 1994-01-28 | Casio Comput Co Ltd | データ伝送装置 |
| JP2007081430A (ja) * | 2002-06-19 | 2007-03-29 | Sanken Electric Co Ltd | 半導体発光装置及びその製法並びに半導体発光装置用リフレクタ |
| US7429757B2 (en) | 2002-06-19 | 2008-09-30 | Sanken Electric Co., Ltd. | Semiconductor light emitting device capable of increasing its brightness |
| US8446004B2 (en) | 2004-06-04 | 2013-05-21 | Cree, Inc. | Power light emitting die package with reflecting lens and the method of making the same |
| US8932886B2 (en) | 2004-06-04 | 2015-01-13 | Cree, Inc. | Power light emitting die package with reflecting lens and the method of making the same |
| JP2008311644A (ja) * | 2007-06-12 | 2008-12-25 | Hectotek Corp | 発光ダイオードパッケージのベースユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218654A (en) | Space diversity system in TDMA communication system | |
| EP0029502B1 (en) | A method of transmitting data between ports of a communication system comprising a network of interconnected nodes, and a communication system comprising a network of interconnected nodes, and a nodal unit for use as a node in a method or system as aforesaid | |
| US2354534A (en) | Telegraph system | |
| US3863025A (en) | Data transmission method | |
| JPS60103841A (ja) | 中継器 | |
| US3681759A (en) | Data loop synchronizing apparatus | |
| EP1063810A2 (en) | Clock signal control method and circuit and data transmitting apparatus employing the same | |
| KR920017404A (ko) | 디지탈 데이타 링 버스에 연결하기에 적합한 송수신 스테이션 및 링 버스 시스템 | |
| GB1507093A (en) | Arrangements for correcting slip errors in pulse-code transmission systems | |
| US20060133558A1 (en) | Mechanism to aid a phase interpolator in recovering a clock signal | |
| JPH04137935A (ja) | クロック生成装置とデータ送受信装置及びその方法 | |
| US3692941A (en) | Data exchange and coupling apparatus | |
| US4048441A (en) | Error control for digital multipoint circuits | |
| FI65152B (fi) | Foerfarande och anordning foer synkronisering av en binaer datasignal | |
| US3601539A (en) | Phase synchronism system for a one-way telegraph connection | |
| FI81706B (fi) | Aktivering av transmissionslaenk genom kodsaendning. | |
| RU2234137C1 (ru) | Устройство приема и ретрансляции информации | |
| US3440337A (en) | Synchronous data repeater having noncompatible signal bypass | |
| JPS61293048A (ja) | ル−プ式通信システム | |
| JP2947850B2 (ja) | シリアル通信装置 | |
| US1807368A (en) | Method of and apparatus for operating cable telegraph systems | |
| SU798948A1 (ru) | Устройство дл передачи инфор-МАции C пОМОщью зНАКОпЕРЕМЕННОгОКОдА | |
| SU1356254A1 (ru) | Демодул тор фазоманипулированных сигналов | |
| JPS609241A (ja) | フレーム同期方式 | |
| SU1119186A2 (ru) | Двухканальное устройство ретрансл ции дискретных сигналов |