JPH0621945A

JPH0621945A - データ伝送装置

Info

Publication number: JPH0621945A
Application number: JP4194955A
Authority: JP
Inventors: Tetsuo Otsuka; 哲夫大塚
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-06-29
Filing date: 1992-06-29
Publication date: 1994-01-28
Anticipated expiration: 2011-07-03
Also published as: JP2513391B2

Abstract

(57)【要約】【目的】電子機器が接続された複数のデータ伝送ライ
ンの間において、各伝送ラインの状態に応じてデータの
伝送制御ができるようにする。【構成】制御部１１には複数のデータ伝送ライン６が
接続され、さらに、各データ伝送ライン６には複数の電
子式キャッシュレジスタが接続されている。そして、制
御部１１は電子式キャッシュレジスタよりデータを受信
すると、受信しているデータ伝送ライン６以外でのデー
タ受信を停止し、ＣＰＵはデータの受信を停止したデー
タ伝送ライン６へ前記受信したデータを伝送制御部を介
して伝送するようにして、各データ伝送ライン６のデー
タ受信状態に基づきデータの伝送制御が行なわれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の電子機器、例え
ば、電子式キャッシュレジスタからのデータを収集する
データ伝送装置に関するものである。

【０００２】

【従来の技術】従来、このようなデータ伝送装置として
は、ＰＯＳ（販売時点情報管理装置）のインラインシス
テム等があるが、このようなものは同一ライン上に多数
のＰＯＳ端末が接続されている。そして、各ＰＯＳ端末
は、例えば、食料品売場と衣料品売場等のように違う売
場で用いられる場合がある。

【０００３】

【発明が解決しようとする課題】しかしながらこのよう
なものでは、同一のラインを用いているため、衣料品売
場は例えば単品収集、食料品売場は例えばスキャニング
を夫々行なう場合には、インライン上のトラフィック量
はかなり多く、時にはＰＯＳ端末がインライン上にデー
タを出さないため一時的にとまってしまうという問題点
があった。この場合、各売場のラインを別々にすればよ
いのだが、そうすると、各ＰＯＳ端末の精算データをデ
ータ収集装置等の特定の一つの機器に一括して収集する
ことができず、データ収集を円滑に行なうことができな
いという問題を生じてしまう。そこで、ＰＯＳ端末等の
電子機器が接続された複数のデータ伝送ラインの間にお
いて、各売場間の電子機器でデータの伝送を行なう場合
と、売場内の電子機器だけでデータ伝送する場合等のデ
ータの伝送を考慮してデータ伝送制御を行なうことが望
まれている。しかし、電子機器が接続されたデータ伝送
ラインの間において、各データ伝送ラインより伝送され
るデータの伝送制御を行なうためには、各データ伝送ラ
インのデータ受信状態に基づき行なわなければ、例え
ば、データが同時に伝送されてきた場合等には、データ
伝送制御ができなくなってしまう。この発明の課題は、
電子機器が接続された複数のデータ伝送ラインの間にお
いて、各伝送ラインの状態に応じてデータの伝送制御が
できるようにすることである。

【０００４】

【課題を解決するための手段】この発明の手段は次の通
りである。電子機器が接続された第１及び第２のデータ
伝送ラインの間に伝送制御装置（制御部１１等）、この
伝送制御装置には、上記電子機器から一方のデータ伝送
ラインを介して伝送されたデータの受信に基づき、他方
のデータ伝送ラインからのデータ受信を停止する制御手
段（ＣＰＵ１４等）、この制御手段でデータの受信を停
止したデータ伝送ラインへ前記受信したデータを伝送す
る伝送手段（ＣＰＵ１４、伝送制御部１２、１３等）と
を備えるものである。なお、括弧内は上記各手段が実施
例においてはどのように具体化されたかを明瞭にするた
めに参考に付加したものである。

【０００５】

【作用】この発明の手段の作用は次の通りである。電子
機器が接続された第１及び第２のデータ伝送ラインの間
に設けられた伝送制御装置の制御手段は、上記電子機器
から一方のデータ伝送ラインを介して伝送されたデータ
の受信に基づき、他方のデータ伝送ラインからのデータ
受信を停止する。そして、伝送手段は前記制御手段でデ
ータの受信を停止したデータ伝送ラインへ前記受信した
データを伝送する。

【０００６】

【第一実施例の構成】以下本発明の第一実施例について
説明する。図１はデータ伝送装置の全体構成を示すもの
で、図中１はハンドスキャナ２……を有するＥＣＲ（電
子式キャッシュレジスタ）であり、このＥＣＲ１……は
データ伝送ライン６を通じて相互に接続され、他のＥＣ
Ｒ１からのデータを収集して集計する１つのマスタＥＣ
Ｒ３と、データをこのマスタＥＣＲ３に送る複数のスレ
ーブＥＣＲ４……とからなっており、マスタＥＣＲ３に
は収集したデータを記憶しておくフロッピーディスク装
置５が接続されている。また、ＥＣＲには上記ハンドス
キャナ２を有するもののほか定置式スキャナ７……を有
するＥＣＲ８もあり、このＥＣＲ８……もデータ伝送ラ
イン６を通じて相互に接続され、他のＥＣＲ８からのデ
ータを収集して集計する１つのマスタＥＣＲ９とこのデ
ータをこのマスタに送る複数のスレーブＥＣＲ１０……
とからなっている。

【０００７】上記データ伝送ライン６上には制御部１１
が設けられ、上記ＥＣＲはハンドスキャナ２……を有す
るデータ伝送装置１……と、定置式スキャナ７……を有
するＥＣＲ８……とに分割され、それぞれＡブロックと
Ｂブロックが形成されている。

【０００８】上記制御部１１は図２に示すように構成さ
れ、Ａブロックからのデータは伝送制御部１２を介して
ＣＰＵ１４に与えられ、このＣＰＵ１４によってＲＡＭ
１５に書き込まれ、このデータがＢブロックへ伝送すべ
きデータであればＣＰＵ１４によってよみ出され伝送制
御部１３を介してＢブロックに伝送される。上記伝送制
御部１２、１３は全く同じ構成で、各ブロックとの間で
授受されるデータバッファ１６、バッファ１７を介して
シフトレジスタ１８、１９にプリセットされ、各プリセ
ットは夫々制御信号ＩＮＴ１〜４に基づき、コントロー
ラ２０、２１によって制御される。

【０００９】この伝送されるデータのフォーマットは図
３に示すように、頭コードとエンドコードの間に行き先
ブロックナンバー、行き先ＥＣＲナンバー、送り元ブロ
ックナンバー、送り元ＥＣＲナンバー、伝送データ内容
が形成されている。このデータは順番にＣＰＵ１４内の
Ｂレジスタ２２にプリセットされ、頭コードがこのＢレ
ジスタ２２にプリセットされるとＣレジスタ２３にフラ
グが立てられ、行き先ブロックナンバーがＢレジスタ２
２にプリセットされるとこの行き先ブロックナンバーは
Ｄレジスタ２４にプリセットされ、送り元ブロックナン
バーがＢレジスタ２２にプリセットされるとこの送り元
ブロックナンバーはＥレジスタ２５にプリセットされ
る。このＣＰＵ１４には他に、演算処理、各種制御処理
を行うための演算部２６、制御部２７が設けられ、制御
部１１内には各種伝送処理を行うためのプログラムが記
憶されるＲＯＭ２８が設けられている。

【００１０】上記ＥＣＲ８は図４に示すように構成さ
れ、上記定置式スキャナ７より入力されたデータや、キ
ーボード２９より入力されたデータは夫々スキャナｉ／
Ｆ３０、キーｉ／Ｆ３１を介し、ＣＰＵ３２によってＲ
ＡＭ３３に書き込まれるほか、表示ｉ／Ｆ３４を介し
て、表示部３５に表示されたり、プリンタｉ／Ｆ３６を
介してプリンタ３７にＲ／Ｊ印字される。上記ＲＡＭ３
３内のデータはＣＰＵ３２によって読み出され上記デー
タ伝送ライン６を通じて他のＥＣＲ８や制御部１１に出
力され、また他のＥＣＲ８や制御部１１からのデータは
ＣＰＵ３２によってＲＡＭ３３に書き込まれる。ＲＯＭ
３８にはＣＰＵ３２が各種伝送処理を行うのに必要なプ
ログラム記憶されている。上記のＥＣＲ１もハンドスキ
ャナ２の点を除いてはこれらＥＣＲ８と同じ構成となっ
ている。

【００１１】

【第一実施例の動作】次に本実施例の動作について述べ
る。制御部１１の電源を投入すると、制御部１１のＣＰ
Ｕ１４は図５に示すフロー処理を開始する。すなわち、
ＣＰＵ１４はレジスタ２２〜２５、ＲＡＭ１５をイニシ
ャライズして（ステップＡ１）、伝送制御部１２、１３
を受信可能状態とする（ステップＡ２、Ａ３）。これに
より、伝送制御部１２、１３のシフトレジスタ１８、１
９に各ブロックからのデータがプリセット可能となる。

【００１２】いまＢブロックのマスタＥＣＲ９（ＥＣＲ
ナンバー１０）から、ＡブロックのマスタＥＣＲ３（Ｅ
ＣＲナンバー１５）へデータが発信されたとすると、こ
のデータは行き先ブロックナンバー「Ａ」、行き先ＥＣ
Ｒナンバー「１５」、送り元ブロックナンバー「Ｂ」、
送り元ＥＣＲナンバー「１０」となり、Ｂブロックを受
け持つ伝送制御部１３のシフトレジスタ１９にプリセッ
トされる。すると、コントローラ２１はＣＰＵ１４に制
御信号ＩＮＴ３を出力し、これによりＣＰＵ１４は図６
に記すフロー処理を開始する。

【００１３】すなわちＣＰＵ１４はデータの衝突及び処
理の混乱を避けるため、伝送制御部１２の駆動を停止し
てＡブロックからの受信を受け付けないようにし（ステ
ップＢ１）、シフトレジスタ１９内の伝送データをＢレ
ジスタ２２にプリセットしていく（ステップＢ２）。そ
して、Ｃレジスタ２３にフラグが立っていなければ頭コ
ードが得られた段階でＣＰＵ１４はＣレジスタ２３にフ
ラグを立て（ステップＢ３、Ｂ４）、次に「Ａ」の行き
先ブロックナンバーが得られれば、ＣＰＵ１４はこの
「Ａ」のナンバーをＤレジスタ２４にプリセットし（ス
テップＢ５、Ｂ６）、「Ｂ」の送り元ブロックナンバー
が得られれば、ＣＰＵ１４はこの「Ｂ」のナンバーをＥ
レジスタ２５にプリセットする（ステップＢ７、Ｂ
８）。

【００１４】次いで、ＣＰＵ１４は受信データをＲＡＭ
１５にプリセットし、エンドコードが得られなければ、
Ｄレジスタ２４の行き先ブロックナンバーとＥレジスタ
２５の送り元ブロックナンバーとを比較する（ステップ
Ｂ９〜Ｂ１１）。いま、行き先ブロックナンバーは
「Ａ」、送り先ブロックナンバーは「Ｂ」であるから、
ＣＰＵ１４は制御部１１を介してデータ伝送を行う必要
のあることを判別し、伝送制御部１３の駆動を停止して
伝送制御部１２を送信状態に設定し（ステップＢ１
２）、制御信号ＩＮＴ４を伝送制御部１２に出力して、
後述するＡブロックのマスタＥＣＲ３への送信処理を行
う。

【００１５】この場合、行き先ブロックナンバーと送り
元ブロックナンバーが同じであれば、ＣＰＵ１４は制御
部１１を介してデータ伝送を行う必要のないことを判別
し、レジスタ２２〜２５をイニシャライズして（ステッ
プＢ１３）、送信処理は行わない。このため、同一ブロ
ック内でのデータ伝送は制御部１１を介さず行われ、デ
ータ伝送ライン６は制御部１１によって遮断された形と
なる。

【００１６】こうして、各ブロックごとにデータ伝送ラ
イン６を使用することができ、データ伝送を効率良く行
うことができる。また上述したように、ＣＰＵ１４は制
御信号ＩＮＴ４を伝送制御部１２に与えた後、図７に示
す送信処理を開始する。すなわち、ＣＰＵ１４はＡブロ
ックのデータ伝送ライン６上のデータをバッファ１６に
取り入れさせ、データ伝送ライン６上にデータが伝送中
であるか否かを判別する（ステップＣ１、Ｃ２）。ここ
で、図８を基に制御部１１からの伝送タイミングを説明
する。まず、図８（ａ）、（ｂ）、（ｃ）はＡブロック
のマスタＥＣＲ３とスレーブＥＣＲ４とのデータ送受信
タイミングを示す図であり、通常マスタＥＣＲ３はスレ
ーブＥＣＲ４の夫々に対して、順次送信データが有るか
否かを一定期間毎に問合せる処理を行なっている。この
場合、マスタＥＣＲ３からはスタートコード、問合せ先
マシンナンバー（１１）、エンドコードが伝送される。
そして、このデータを受信したスレーブＥＣＲ４で伝送
データが有る場合にはスタートコード、伝送有データを
含むマシンナンバー（１１）が伝送されてマスタＥＣＲ
３とスレーブＥＣＲ４が接続されデータの送受信が行な
われる。また、図８（ｄ）、（ｅ）は制御部１１とマス
タＥＣＲ３とのデータ送受信タイミングを示す図であ
り、制御部１１は上記マスタ、スレーブＥＣＲ間の伝送
データ有無問合せ時のスレーブＥＣＲ４からの送信有デ
ータ伝送タイミングより少しずれたタイミングで、しか
も、ライン上にデータが無いと判断（制御部１１は上記
少しずれたタイミングで送信有データを一定期間毎に見
ている為、ライン上に接続されている時にはデータが有
る。）された場合、マスタＥＣＲ３に対しデータ伝送要
求の問合せを行い（マスタＥＣＲ３は制御部１１よりの
問合せにより次よりのスレーブＥＣＲへの問合せを停止
する。）この時、マスタＥＣＲ３が空状態であれば制御
部１１はマスタＥＣＲ３へのデータ伝送を開始する。即
ち、図８左部に示すようにＡブロックの中でデータ伝送
中であれば、送信処理を行わない。もし、図８右部に示
すようにデータ伝送が終了して行われていなければ、送
り先のＡブロックのナンバー１５の行き先マスタＥＣＲ
３に対し、データ送出の問合せを行い、マスタＥＣＲ３
より応答があれば、ＥＮＤコードが得られるまでＲＡＭ
１５の内容をシフトレジスタ１８にプリセットして、デ
ータ伝送ライン６上に伝送させていく（ステップＣ３〜
Ｃ６）。

【００１７】次いで、ＣＰＵ１４はＲＡＭ１５、バッフ
ァ１６、シフトレジスタ１８をイニシャライズし、制御
信号ＩＮＴ４の出力を停止して、伝送制御部１２、１３
を受信可能状態とする（ステップＣ７、Ｃ８）。

【００１８】こうして、異なるブロック間で伝送される
データは制御部１１を介して伝送され、データ伝送処理
を円滑に行うことができるとともに、データをマスタＥ
ＣＲ３に一括して集めることができる。なお、以上述べ
た伝送処理は、図３の１６バイトの伝送データを４分割
して、４バイトごとに行われる。

【００１９】また、ＡブロックからＢブロックへの伝送
においても、同様の処理が行われる。この場合、上記ス
テップＢ１では伝送制御部１３の駆動停止が行なわれ、
ステップＢ１２では伝送制御部１２の駆動停止が行わ
れ、伝送制御部１３が送信状態に設定されて制御信号Ｉ
ＮＴ２が出力されるほか、ステップＣ７では制御信号Ｉ
ＮＴ４ではなく制御信号ＩＮＴ２の出力が停止される。

【００２０】

【第二実施例】図９は第二実施例を示すものである。本
実施例では、各ＥＣＲをＡ、Ｂ、Ｃの３つのブロックに
分け、各ブロック間に制御部１１を２つ設けたものであ
る。

【００２１】本実施例では３つのブロックの間でデータ
伝送を行うことができる。ブロック数を増やす時は、そ
れに応じて制御部１１も増やせばよい。

【００２２】

【第三実施例】図１０は第三実施例を示すものである。
本実施例では、Ａブロックを他のスレーブＥＣＲ４から
データを収集するマスタＥＣＲ３を１台のみとしたもの
で各スレーブＥＣＲ４……からのデータが制御部１１を
介してマスタＥＣＲ３にプリセットされるとともに、マ
スタＥＣＲ３自身のデータもいったん制御部１１に送っ
た後、マスタＥＣＲ３に伝送されてプリセットされる。

【００２３】このため、マスタＥＣＲ３自身の登録デー
タも他のスレーブＥＣＲ４の登録データと同じように処
理することができ、いちいちデータをマスタＥＣＲ３自
身のものか、他からのものかを判別して異なる処理をす
る必要がなくなり、処理プログラムがそれだけ簡単とな
る。

【００２４】

【第四実施例】図１１、図１２は第四実施例を示すもの
である。本実施例では、各スレーブＥＣＲ４、１０のデ
ータをそれぞれマスタＥＣＲ３、９に収集して、マスタ
ＥＣＲ３とマスタＥＣＲ９の間でデータ伝送を行うよう
にしたものである。この場合の伝送データフォーマット
は図１２に示すように、行き先ＥＣＲナンバーと送り元
ＥＣＲナンバーのほか通過コードのみで、行き先ブロッ
クナンバー、送り先ブロックナンバーはない。この通過
コードは一方のブロックから他のブロックへの転送の時
のみセットされ、これにより制御部１１の通過コード判
断部３９で制御部１１の通過の必要なことが判別され、
上記通過コードは通過コード記憶部４０にプリセットさ
れるとともに、その通過の方向すなわちマスタＥＣＲ３
からスレーブＥＣＲ４又はスレーブＥＣＲ４からマスタ
ＥＣＲ３の種別が通過方向記憶部４１にプリセットされ
る。そしてデータ伝送ライン６が空いた時にデータ伝送
が行われる。

【００２５】本実施例では制御部１１をデータが通過す
るとき、マスタＥＣＲ３とマスタＥＣＲ９の間でデータ
伝送が行われ、他のＥＣＲ間での伝送はありえず、その
分データ処理が簡単に済み、また行き先ブロックナンバ
ー、送り元ブロックナンバーも不要となって、単に通過
が必要か否かを示す通過コードで十分となる。

【００２６】

【第五実施例】図１３、図１４は第五実施例を示すもの
である。本実施例では、各ＥＣＲをＡ、Ｂ、Ｃの３つの
ブロックに分け、各ブロックの中心に制御部１１を１台
設けたものであり、これに応じ制御部１１にはＡブロッ
ク用の伝送制御部１２、Ｂブロック用の伝送制御部１３
のほか、Ｃブロック用の伝送制御部４２も設けられてい
る。

【００２７】本実施例では、１台の制御部１１で３つの
ブロクの間でデータ伝送を行うことができる。ブロック
数を増やす時は、それに応じて伝送制御部を増やせばよ
い。

【００２８】なお、上記実施例では電子式キャッシュレ
ジスタのデータ伝送に装置を適用したが、これに限られ
ることはなく他の電子機器に適用してもよい。

【００２９】

【発明の効果】本発明によれば、電子機器が接続された
複数のデータ伝送ラインの間において、各伝送ラインの
状態に応じてデータの伝送制御ができる。したがって、
例えば、データが同時に伝送されてきた場合等にも、各
データ伝送ラインのデータ受信状態に基づきデータの伝
送制御が行なわれるため、データ伝送制御が正常におこ
なえる等の効果を奏する。

【図面の簡単な説明】

【図１】第一実施例の全体構成図。

【図２】制御部１１の回路図。

【図３】伝送データフォーマット図、ＥＣＲ８の回路
図。

【図４】ＥＣＲ８の回路図。

【図５】制御部１１でのデータ送受信処理のフローチャ
ートの図。

【図６】制御部１１でのデータ送受信処理のフローチャ
ートの図。

【図７】制御部１１でのデータ送受信処理のフローチャ
ートの図。

【図８】データ伝送のタイムチャートの図。

【図９】第二実施例の全体構成図。

【図１０】第三実施例の全体構成図。

【図１１】第四実施例の全体構成図。

【図１２】伝送データフォーマット図。

【図１３】第五実施例の全体構成図。

【図１４】制御部１１の回路図。

【符号の説明】

１、８ＥＣＲ３、９マスタＥＣＲ４、１０スレーブＥＣＲ５フロッピーディスク装置６データ伝送ライン１１制御部１２、１３、４２伝送制御部１４ＣＰＵ１５ＲＡＭ３９通過コード判断部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０７Ｇ 1/14 8921−3ＥＨ０４Ｌ 1/00 9371−5Ｋ 12/40

Claims

【特許請求の範囲】

【請求項１】電子機器が接続された第１及び第２のデー
タ伝送ラインの間に伝送制御装置を設け、この伝送制御装置には、上記電子機器から一方のデータ
伝送ラインを介して伝送されたデータの受信に基づき、
他方のデータ伝送ラインからのデータ受信を停止する制
御手段と、この制御手段でデータの受信を停止したデータ伝送ライ
ンへ前記受信したデータを伝送する伝送手段とを具備し
てなるデータ伝送装置。
【請求項２】伝送制御装置には、受信データを記憶する
記憶手段を備え、この記憶手段の受信データを伝送手段
で伝送する特許請求の範囲第１項記載のデータ伝送装
置。