JPS5989450A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5989450A JPS5989450A JP57201317A JP20131782A JPS5989450A JP S5989450 A JPS5989450 A JP S5989450A JP 57201317 A JP57201317 A JP 57201317A JP 20131782 A JP20131782 A JP 20131782A JP S5989450 A JPS5989450 A JP S5989450A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- conductive
- insulating layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体集積回路装置、特に半導体基板上に形
成される多層コンデンサを含む半導体集積回路装置に関
するものである。
成される多層コンデンサを含む半導体集積回路装置に関
するものである。
半導体集積回路装置にあっては、装置内でコンデンサの
占める面積が非常に大きいために高集積化の妨げになっ
ておシ、これを解決する目的で、従来から半導体集積回
路に大容量のコンデンサを組み込む場合には、その電極
および絶縁層を多層構造にした多層コンデンサを形成し
て、所要面積を小さくすることが試みられている。
占める面積が非常に大きいために高集積化の妨げになっ
ておシ、これを解決する目的で、従来から半導体集積回
路に大容量のコンデンサを組み込む場合には、その電極
および絶縁層を多層構造にした多層コンデンサを形成し
て、所要面積を小さくすることが試みられている。
従来のこの種の多層コンデンサの構造を第１図に、また
その等価回路を第２図に示しである。これらの各図にお
いて、ｐ形シリコン基板（１）上にはｎ形シリコンによ
る第１の導電層（２）が形成され、これらの上には第１
の絶縁層（３）、多結晶シリコンによる第２の導電層（
４）、第２の絶縁層（５）、多結晶シリコンによる第３
の導電層（６）、第３の絶縁層（７）、アルミニウムに
よる第４の導電層（８）が順次に形成してあって、前記
第２の導電層（４）と第４の導電層（８ンとはコンタク
ト（９）によ多接続され、また前記第１の導電層（２）
と第３の導電層（６）とは第４の導電層（８）と同時に
形成されるアルミニウム配線層叫のコンタクト（１１）
、Ｃ２によ多接続され、さらに前記第４の導電層（８）
と同時にアルミニウム配線層Ｈを形成したものである。
その等価回路を第２図に示しである。これらの各図にお
いて、ｐ形シリコン基板（１）上にはｎ形シリコンによ
る第１の導電層（２）が形成され、これらの上には第１
の絶縁層（３）、多結晶シリコンによる第２の導電層（
４）、第２の絶縁層（５）、多結晶シリコンによる第３
の導電層（６）、第３の絶縁層（７）、アルミニウムに
よる第４の導電層（８）が順次に形成してあって、前記
第２の導電層（４）と第４の導電層（８ンとはコンタク
ト（９）によ多接続され、また前記第１の導電層（２）
と第３の導電層（６）とは第４の導電層（８）と同時に
形成されるアルミニウム配線層叫のコンタクト（１１）
、Ｃ２によ多接続され、さらに前記第４の導電層（８）
と同時にアルミニウム配線層Ｈを形成したものである。
こ＼で前記構成で、相互に接続された第２．第４の導電
層（Ｊ 、 （８）は電気的に同電位であシ、かつ第１
．第３の導電層（２＋ 、 （６１もまた同様に同電位
である。従って第２．第１の導電層（４１、（２１を電
極として第１の絶縁層（３）を挾んだコンデンサ（Ｃｚ
） 。
層（Ｊ 、 （８）は電気的に同電位であシ、かつ第１
．第３の導電層（２＋ 、 （６１もまた同様に同電位
である。従って第２．第１の導電層（４１、（２１を電
極として第１の絶縁層（３）を挾んだコンデンサ（Ｃｚ
） 。
第２．第３の導電層（４１、（６１を電極として第２の
絶縁層（５）を挾んだコンデンサ（Ｃ２） 、第４．第
３の導電層（８） 、 （６１を電極として第３の絶縁
層（力を挾んだコンデンサ（ＣＢ）が並列に形成される
ことにな）、結果的にアルミニウム配線層（ｉｏ） 、
（１３間の容量はコンデンサ（Ｃｉ ） 、 （Ｃ２
）および（ＣＢ）の容量の和となる。
絶縁層（５）を挾んだコンデンサ（Ｃ２） 、第４．第
３の導電層（８） 、 （６１を電極として第３の絶縁
層（力を挾んだコンデンサ（ＣＢ）が並列に形成される
ことにな）、結果的にアルミニウム配線層（ｉｏ） 、
（１３間の容量はコンデンサ（Ｃｉ ） 、 （Ｃ２
）および（ＣＢ）の容量の和となる。
このように従来の半導体集積回路内に形成される多層コ
ンデンサは、多くとも４層の導電層により３層の絶縁層
を挾んで構成されるために、小さな面積に大容量のコン
デンサを形成するのが困難であって、半導体集積回路装
置の高集積化を達成するのに障害となるものであった。
ンデンサは、多くとも４層の導電層により３層の絶縁層
を挾んで構成されるために、小さな面積に大容量のコン
デンサを形成するのが困難であって、半導体集積回路装
置の高集積化を達成するのに障害となるものであった。
この発明は従来の多層コンデンサのこのような欠点に鑑
み、従来構成に第５の導電層と第４の絶縁層とを設けて
、小面積に大容量の多層コンデンサを構成させるように
したものである。
み、従来構成に第５の導電層と第４の絶縁層とを設けて
、小面積に大容量の多層コンデンサを構成させるように
したものである。
以下、この発明装置の実施例につき、第３図ないし第６
図を参照して詳細に説明する。
図を参照して詳細に説明する。
この発明では第５の導電層に多結晶シリコンを用いるの
が最適であるから、まず第１実施例としてこの多結晶シ
リコンによる第５の導電層を用いた場合の多層コンデン
サの構造を第３図に、またその等価回路を第４図に示す
。
が最適であるから、まず第１実施例としてこの多結晶シ
リコンによる第５の導電層を用いた場合の多層コンデン
サの構造を第３図に、またその等価回路を第４図に示す
。
この第１実施例においても、ｐ形シリコン基板（１）上
にはｎ形シリコンによる第１の導電層（２）が公知の方
法によ多形成されておシ、これらの上には前記従来例と
同様に、第１の絶縁層（３）、多結晶シリコンによる第
２の導電層（４）、第２の絶縁層（５）。
にはｎ形シリコンによる第１の導電層（２）が公知の方
法によ多形成されておシ、これらの上には前記従来例と
同様に、第１の絶縁層（３）、多結晶シリコンによる第
２の導電層（４）、第２の絶縁層（５）。
多結晶シリコンによる第３の導電層（６）を順次に形成
したのち、さらに第４の絶縁層ａ４）、多結晶シリコン
による第５の導電層（１５１を介して、第３の絶縁層（
７）、アルミニウムによる第４の導電層（８）をそれぞ
れ公知の方法によ）形成する。ついで前記第２の導電層
（４）と第５の導電層（１５１とは前記第４の導電層（
８）と同時に形成されるアルミニウム配線層轢のコンタ
クトαｅ、αＤによ多接続され、また前記第１の導電層
（２）、第３の導電層（６）および第４の導電層（８）
は、同導電層（８）と同時に形成されたアルミニウム配
線層００）のコンタクト圓、αりによ多接続したもので
ある。
したのち、さらに第４の絶縁層ａ４）、多結晶シリコン
による第５の導電層（１５１を介して、第３の絶縁層（
７）、アルミニウムによる第４の導電層（８）をそれぞ
れ公知の方法によ）形成する。ついで前記第２の導電層
（４）と第５の導電層（１５１とは前記第４の導電層（
８）と同時に形成されるアルミニウム配線層轢のコンタ
クトαｅ、αＤによ多接続され、また前記第１の導電層
（２）、第３の導電層（６）および第４の導電層（８）
は、同導電層（８）と同時に形成されたアルミニウム配
線層００）のコンタクト圓、αりによ多接続したもので
ある。
こ＼でもまた前記構成にあって、相互に接続された第２
．第５の導電層（４） 、 （１５）は電気的に同電位
でおシ、かつ第１．第３および第４の導電層（２）。
．第５の導電層（４） 、 （１５）は電気的に同電位
でおシ、かつ第１．第３および第４の導電層（２）。
（６）および（８）もまた同様に同電位である。従って
この実施例の場合、第２．第１の導電Ｊ８（４１、（２
＋を電極として第１の絶縁層（３）を挾んだコンデンサ
（ＣＩ ）、第２．第３の導電層（４］ 、 （６１を
電極として第２の絶縁層（５）を挾んだコンデンサ（Ｃ
Ｚ ） 、第５．第３の導電層（１５） 、 （６１を
電極として第４の絶縁層（１４）を挾んだコンデンサ（
Ｃ４） 、第５．第４の導電層αω、（８）を電極とし
て第３の絶縁層（７）を挾んだコンデンサ（Ｃ５）が並
列に形成されることになり、結果的にアルミニウム配線
層（１０１、θ３）間の容量はコンデンサ（Ｃ１）、（
Ｃ２）、（Ｃ４）および（Ｃ５）の容量の和となって、
第５の導」■す、および第４の絶縁層Ｉを設は力い場合
に比較して、全体の容量を増大し得るのである。
この実施例の場合、第２．第１の導電Ｊ８（４１、（２
＋を電極として第１の絶縁層（３）を挾んだコンデンサ
（ＣＩ ）、第２．第３の導電層（４］ 、 （６１を
電極として第２の絶縁層（５）を挾んだコンデンサ（Ｃ
Ｚ ） 、第５．第３の導電層（１５） 、 （６１を
電極として第４の絶縁層（１４）を挾んだコンデンサ（
Ｃ４） 、第５．第４の導電層αω、（８）を電極とし
て第３の絶縁層（７）を挾んだコンデンサ（Ｃ５）が並
列に形成されることになり、結果的にアルミニウム配線
層（１０１、θ３）間の容量はコンデンサ（Ｃ１）、（
Ｃ２）、（Ｃ４）および（Ｃ５）の容量の和となって、
第５の導」■す、および第４の絶縁層Ｉを設は力い場合
に比較して、全体の容量を増大し得るのである。
また前記の通シ多結晶シリコンで導電層を形成する場合
、一般にはあとから形成される多結晶シリコン層はど、
そのシート抵抗を小さくできる。
、一般にはあとから形成される多結晶シリコン層はど、
そのシート抵抗を小さくできる。
すなわち、前記第１実施例では、第２の導電層（４）や
第３の導電層（６）に比較して、第５の導電層α句のシ
ート抵抗を小さくできるので、この第５の導電層αωは
多層コンデンサの電極として好適である。
第３の導電層（６）に比較して、第５の導電層α句のシ
ート抵抗を小さくできるので、この第５の導電層αωは
多層コンデンサの電極として好適である。
また前記第１実施例では、第５の導電層を多結晶シリコ
ンによ）形成したが、これに代えアルミニウムなどの金
属で形成してもよく、この場合を第２実施例として第５
図に示す。この第５図において、α均は第４の絶縁層、
Ｈはアルミニウムによって形成された第５の導電層、（
２０）はこの第５の導電層（Ｌ９１とアルミニウム配線
層（１０）とを接続するコンタクトである。なおこの場
合には、第５の導電層（１９よシも先に第４の導電層（
８）が形成される。
ンによ）形成したが、これに代えアルミニウムなどの金
属で形成してもよく、この場合を第２実施例として第５
図に示す。この第５図において、α均は第４の絶縁層、
Ｈはアルミニウムによって形成された第５の導電層、（
２０）はこの第５の導電層（Ｌ９１とアルミニウム配線
層（１０）とを接続するコンタクトである。なおこの場
合には、第５の導電層（１９よシも先に第４の導電層（
８）が形成される。
そしてまた前記第１実施例では、第１の導電層（２）と
なるｎ形シリコン層を多層コンデンサの全下面に形成し
たが、これをｐ形シリコン基板（１）内にあって第２の
導電層（４）の周囲だけに形成してもよく、この場合を
第３実施例として第６図に示しである。すなわち、この
第３実施例の場合には、第２の導電層（４）にしきい値
電圧以上の正電圧が印加されると、これに対応する基板
（１）の部分にｎ杉皮転層（２１Ｊが形成されて、この
反転層（２１）が第１の導電層を兼ねることになるので
ある。
なるｎ形シリコン層を多層コンデンサの全下面に形成し
たが、これをｐ形シリコン基板（１）内にあって第２の
導電層（４）の周囲だけに形成してもよく、この場合を
第３実施例として第６図に示しである。すなわち、この
第３実施例の場合には、第２の導電層（４）にしきい値
電圧以上の正電圧が印加されると、これに対応する基板
（１）の部分にｎ杉皮転層（２１Ｊが形成されて、この
反転層（２１）が第１の導電層を兼ねることになるので
ある。
さらに前記各実施例での第３および第５の導電層として
は、前記多結晶シリコン、アルミニウムのほかに金属珪
化物などで形成してもよい。
は、前記多結晶シリコン、アルミニウムのほかに金属珪
化物などで形成してもよい。
なお前記各実施例ではｐ形シリコン基板を用いたが、ｎ
形シリコン基板、もしくはｐ形、ｎ形の他の半導体基板
を用いてもよいことは勿論である。
形シリコン基板、もしくはｐ形、ｎ形の他の半導体基板
を用いてもよいことは勿論である。
以上詳述したようにこの発明によれば、新たに第５の導
電層と第４の絶縁層を設けたことによシ、小さな面積で
大容量の多層コンデンサを形成できて、半導体集積回路
の高集積化の推進が可能になると共に、第５の導電層を
形成する多結晶シリコンのシート抵抗を小さく、ひいて
は多層コンデンサの電極抵抗を低減できる々どの特長が
ある。
電層と第４の絶縁層を設けたことによシ、小さな面積で
大容量の多層コンデンサを形成できて、半導体集積回路
の高集積化の推進が可能になると共に、第５の導電層を
形成する多結晶シリコンのシート抵抗を小さく、ひいて
は多層コンデンサの電極抵抗を低減できる々どの特長が
ある。
第４図は従来例による半導体集積回路装置の多層コンデ
ンサ構成を示す断面図、第２図は同上等価回路図、第３
図、第５図および第６図はこの発明の各別の実施例によ
る半導体集積回路装置の多層コンデンサ構成をそれぞれ
に示す断面図、第４図は第３図の等価回路図である。 （１）・・・・ｐ形シリコン基板、（２）・・・・第１
の導電層、（３）・・・・第１の絶縁層、（４）・・・
・第２の導電層、（５）・・・・第２の絶縁層、（６）
・・・・第３の導電層、（７）・・・・第３の絶縁層、
（８）・・・・第４の導電層、α荀・・・・第４の絶縁
層、α５１ 、 （１９・・・・第５の導電層、（１８
）・・・・第４の絶縁層、（２１）・・・・反転層によ
る第１の導電層。 代理人 葛 野 信 − 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５７−２０１３１７号
２、発明の名称 半導体集積回路装置 ３、補正をする者 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 ＋１１ 明細書の特許請求の範囲を別紙の通シ補正す
る。 ｆ２１回書第５頁第１４行の「ついで」を削除する。 以 上 別 紙 「（１） 第１導電形の半導体基板上に、第２導電形
の第１の導電層を形成させ、これらの上に第１の絶縁層
、第２の導電層、第２の絶縁層、第３の導電層、第３の
絶縁層、第４の導電層、第４の絶縁層および第１の導電
層ｉ！成して、これらの各層によシ多層コンデンサを構
成したことを特徴とする半導体集積回路装置。 （２）第１の導電層として反転層による第２導電形の半
導体を用いたことを特徴とする特許請求の範囲第１項記
載の半導体集積回路装置。 （３）第２．第３および第５の導電層の少々くとも１つ
に多結晶シリコンを用いたことを特徴とする特許請求の
範囲第１項記載の半導体集積回路装置。 （４）第３および第５の導電層の少なくとも１つに金属
珪化物を用いたことを特徴とする特許請求の範囲第１項
記載の半導体集積回路装置。 （５） 第４および第５の導電層の少なくとも１つに
アルミニウムを用いたことを特徴とする特許請求の範囲
第１項記載の半導体集積回路装置。」以 上
ンサ構成を示す断面図、第２図は同上等価回路図、第３
図、第５図および第６図はこの発明の各別の実施例によ
る半導体集積回路装置の多層コンデンサ構成をそれぞれ
に示す断面図、第４図は第３図の等価回路図である。 （１）・・・・ｐ形シリコン基板、（２）・・・・第１
の導電層、（３）・・・・第１の絶縁層、（４）・・・
・第２の導電層、（５）・・・・第２の絶縁層、（６）
・・・・第３の導電層、（７）・・・・第３の絶縁層、
（８）・・・・第４の導電層、α荀・・・・第４の絶縁
層、α５１ 、 （１９・・・・第５の導電層、（１８
）・・・・第４の絶縁層、（２１）・・・・反転層によ
る第１の導電層。 代理人 葛 野 信 − 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５７−２０１３１７号
２、発明の名称 半導体集積回路装置 ３、補正をする者 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 ＋１１ 明細書の特許請求の範囲を別紙の通シ補正す
る。 ｆ２１回書第５頁第１４行の「ついで」を削除する。 以 上 別 紙 「（１） 第１導電形の半導体基板上に、第２導電形
の第１の導電層を形成させ、これらの上に第１の絶縁層
、第２の導電層、第２の絶縁層、第３の導電層、第３の
絶縁層、第４の導電層、第４の絶縁層および第１の導電
層ｉ！成して、これらの各層によシ多層コンデンサを構
成したことを特徴とする半導体集積回路装置。 （２）第１の導電層として反転層による第２導電形の半
導体を用いたことを特徴とする特許請求の範囲第１項記
載の半導体集積回路装置。 （３）第２．第３および第５の導電層の少々くとも１つ
に多結晶シリコンを用いたことを特徴とする特許請求の
範囲第１項記載の半導体集積回路装置。 （４）第３および第５の導電層の少なくとも１つに金属
珪化物を用いたことを特徴とする特許請求の範囲第１項
記載の半導体集積回路装置。 （５） 第４および第５の導電層の少なくとも１つに
アルミニウムを用いたことを特徴とする特許請求の範囲
第１項記載の半導体集積回路装置。」以 上
Claims (5)
- （１）第１導電形の半導体基板上に、第２導電形の第１
の導電層を形成させ、これらの上に第１の絶縁層、第２
の導電層、第２の絶縁層、第３の導電層、第３の絶縁層
、および第４の導電層を順次に形成して、これらの各層
によシ多層コンデンサを構成させた半導体集積回路装置
において、前記第３の絶縁層と第４の導電層との間に、
多層コンデンサの一部として第５の導電層と第４の絶縁
層とを形成したことを特徴とする半導体集積回路装置。 - （２）第１の導電層として反転層による第２導電形の半
導体を用いたことを特徴とする特許請求の範囲第１項記
載の半導体集積回路装置。 - （３）第２．第３および第５の導電層の少なくとも１つ
に多結晶シリコンを用いたことを特徴とする特許請求の
範囲第１項記載の半導体集積回路装置。 - （４）第３および第５の導電層の少なくとも１つに金属
珪化物を用いたことを特徴とする特許請求の範囲第１項
記載の半導体集積回路装置。 - （５）第４および第５の導電層の少なくとも１つにアル
ミニウムを用いたことを特徴とする特許請求の範囲第１
項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201317A JPS5989450A (ja) | 1982-11-15 | 1982-11-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201317A JPS5989450A (ja) | 1982-11-15 | 1982-11-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5989450A true JPS5989450A (ja) | 1984-05-23 |
Family
ID=16438999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201317A Pending JPS5989450A (ja) | 1982-11-15 | 1982-11-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989450A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4685197A (en) * | 1986-01-07 | 1987-08-11 | Texas Instruments Incorporated | Fabricating a stacked capacitor |
| JPS62190869A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electronics Corp | 半導体記憶装置 |
| US4700457A (en) * | 1985-03-29 | 1987-10-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making multilayer capacitor memory device |
| US4853759A (en) * | 1986-09-29 | 1989-08-01 | American Microsystems, Inc. | Integrated circuit filter with reduced die area |
| US4914546A (en) * | 1989-02-03 | 1990-04-03 | Micrel Incorporated | Stacked multi-polysilicon layer capacitor |
| US4954927A (en) * | 1988-09-16 | 1990-09-04 | Samsung Electronics Co., Ltd. | Double capacitor and manufacturing method thereof |
| US5162253A (en) * | 1991-04-05 | 1992-11-10 | Nec Corporation | Method of producing capacitive element integrated circuit |
| US5338955A (en) * | 1992-03-27 | 1994-08-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having stacked type capacitor |
| FR2710454A1 (fr) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | Dispositif semiconducteur, du type semiconducteur sur isolant, avec tolérance vis-à-vis des décharges électrostatiques. |
| US5633181A (en) * | 1994-09-29 | 1997-05-27 | Nec Corporation | Fabrication method of semiconductor integrated circuit device having capacitors, bipolar transistors and igfets |
| JP2016162904A (ja) * | 2015-03-03 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658254A (en) * | 1979-10-17 | 1981-05-21 | Oki Electric Ind Co Ltd | Manufacture of mos type semiconductor memory device |
-
1982
- 1982-11-15 JP JP57201317A patent/JPS5989450A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658254A (en) * | 1979-10-17 | 1981-05-21 | Oki Electric Ind Co Ltd | Manufacture of mos type semiconductor memory device |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700457A (en) * | 1985-03-29 | 1987-10-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making multilayer capacitor memory device |
| US4685197A (en) * | 1986-01-07 | 1987-08-11 | Texas Instruments Incorporated | Fabricating a stacked capacitor |
| JPS62190869A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electronics Corp | 半導体記憶装置 |
| US4853759A (en) * | 1986-09-29 | 1989-08-01 | American Microsystems, Inc. | Integrated circuit filter with reduced die area |
| US4954927A (en) * | 1988-09-16 | 1990-09-04 | Samsung Electronics Co., Ltd. | Double capacitor and manufacturing method thereof |
| JPH02246261A (ja) * | 1989-02-03 | 1990-10-02 | Micrel Inc | コンデンサ構造とモノリシック電圧掛算器 |
| US4914546A (en) * | 1989-02-03 | 1990-04-03 | Micrel Incorporated | Stacked multi-polysilicon layer capacitor |
| US5162253A (en) * | 1991-04-05 | 1992-11-10 | Nec Corporation | Method of producing capacitive element integrated circuit |
| US5338955A (en) * | 1992-03-27 | 1994-08-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having stacked type capacitor |
| FR2710454A1 (fr) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | Dispositif semiconducteur, du type semiconducteur sur isolant, avec tolérance vis-à-vis des décharges électrostatiques. |
| US5633181A (en) * | 1994-09-29 | 1997-05-27 | Nec Corporation | Fabrication method of semiconductor integrated circuit device having capacitors, bipolar transistors and igfets |
| JP2016162904A (ja) * | 2015-03-03 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN105938838A (zh) * | 2015-03-03 | 2016-09-14 | 瑞萨电子株式会社 | 半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0905792B1 (en) | Stacked-fringe integrated circuit capacitors | |
| EP0644594B1 (en) | Power supply wiring for semiconductor device | |
| KR20010039886A (ko) | 반도체 장치 | |
| KR970060451A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JPS5989450A (ja) | 半導体集積回路装置 | |
| EP0749161A3 (en) | Integrated thin-film solar battery and method of manufacturing the same | |
| KR940018982A (ko) | 캐패시터를 갖는 반도체 디바이스 | |
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| JPH10303373A (ja) | デジタルｃｍｏｓプロセスにおけるケイ化ポリシリコンによる遮蔽を有するキャパシタ | |
| JPH01100960A (ja) | 半導体集積回路装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH0573273B2 (ja) | ||
| KR960005996A (ko) | 갈륨비소집적회로장치 및 그 제조방법 | |
| JPS62177963A (ja) | 半導体記憶装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| KR930015014A (ko) | 반도체메모리장치 및 그 제법 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPS6387760A (ja) | 半導体集積回路装置 | |
| KR980000624A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPH02302074A (ja) | 半導体集積回路 | |
| JPS6149458A (ja) | 半導体集積回路装置 | |
| JPS56138946A (en) | Semiconductor device | |
| JPH02284467A (ja) | ゲートアレイ型半導体集積回路 | |
| JPS62130552A (ja) | 半導体集積回路装置 | |
| JPS61187278A (ja) | 半導体装置 |