JPS5988872A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は酸化膜により素子相互を分離した半導体集積
回路装置（以下酸化膜分離半導体集積回路装置と称す。

）に係り、特に、この酸化膜分離半導体集積回路に用い
られるクランプダイオード、つまり外部からのサージ電
圧又にサージ電流に対し、電流ｆ　バイパスすることに
より内部の素子全保護するクランプダイオードに関する
ものである。

〔従来技術〕

この種クランプダイオードを具備した酸化膜分離半導体
集積回路装置の一回路例として第１図に示すものがめる
。

図において、１Ｉｌｆ′Ｘ、ペースが入力端子（２）に
接続され、エミッタが抵抗（３）ヲ介して電源Ｖに接続
され、コレクタがアースに接続されたバイポーラ型ＰＮ
Ｐトランジスタで、入力端子に印加される信号にサージ
電圧又はサージ電流が生じた場合に保護すべきトランジ
スタである。（４）ホこのＰＮＰ　）　ランシスタ＋Ｉ
＋のベースにアノードが接続され、カソードがアースに
接続されたショットキーバリアダイオードで、サージ電
圧又はサージ電流に対しＰＮＰ　）ランジスタを保護す
るクランプダイオードの役割を果たすものである。（う
）〜（８）ハこれらＰＮＰ　）ランジスタ（１）トショ
ットキーパリアダイオード（４）とともに組み込まれる
内部素子で、（６）はショットキーバリアダイオ−１・
゛、（６１ｊ７）ぼショットキーバリアダイオードでコ
１／クターベース間がクランプされたトランジスタ、（
８）ニ抵抗である。

そして、この酸化膜分離半導体集積回路装置におけるＰ
ＮＰ　）ランジスタｆｌｌ’ｉ保護するクランプダイオ
ード９であるショットキーバリアダイオード’Ｖｆ、、
第２図に示すように構成されるのが一般的である。

第２図において、（１０）はＰ形の半導体基板、Ｕはこ
の半導体基板の一生表面に選択的に形成された＋ Ｎ　形埋込み層で、内部素子、例えばＰＮＰ　）ランラ
スタ１１１等全形成する際に必要となる埋込み層と同時
に形成されるものでおる。（２）は上記半導体基板の一
生表面上に形成されたＮ形エピタキシャル層、α３はこ
のＮ形エピタキシャル層の一生表面から、上記半導体基
板１１０）の−主表面及びＮ形埋込み層叩の端部に達し
、ショットキーバリアダイオード形成領域を囲うように
形成された分離酸化膜で、隣接する内部素子、例えばＰ
ＮＰ　）ランラスタ１１１等と電気的に分離するもので
ある。α４１［上記Ｎ＋形エピタキシャル層＠の一生表
面に接触してＮ＋形エピタキシャル層Ｏ２との間でショ
ットキーバリアダイオードを形成するアルミニウムから
なる電極で、接地されるものである。０９はこの電極と
Ｎ＋形エピタキシャル層（社）との接触部位から離隔し
、上記Ｎ　形エピタキシャル層口の一生表面から上記＋ Ｎ形埋込み層（５１まで達して形成されたＮ　層、αＧ
はこのＮ層とオーム性接触をなして形成されたアルミニ
ウムからなる入力線で、入力端子（２）に接続されるも
のである。α７）はＮ　　形エピタキシャル層＠の一生
表面に形成され、電極（１４１で形成されるショットキ
ーバリアダイオードと入力線Ｑｆ）との電気的分離？す
る酸化膜である。なお、ショットキーバリアダイオード
°及びＮ　層α９は分離酸化膜◎によって囲まれたＮ形
エピタキシャル層（２）内に形成されているものであり
、Ｎ形埋込みｍ圓にＮ　形エピタキシャル層α２と８層
０５間の抵抗金工げる役割を果たすとともにＮ　層は入
力線部とのオーム性接触を得るため及び入力線ＯＱとＮ
形埋込み層圓間の抵抗を下げる役割全果たすものである
。

次に第２図の様に構成されたショットキーバリアダイオ
ード（４）の第１図に示すＰＮＰ　）ランジスタｉｌ＋
に対する動作について説明する。

まず、入力端子＋２１　Ｋ負電圧が印加された場合、電
流にアースから電極０１１１％電極α４とＮ　エピタキ
シャル層ＯＺとで形成されるショットキーパＩＪアダイ
オード、Ｎ　エピタキシャル層口、Ｎ埋込み層回、Ｎ　
層（１５１、入力線αＧを経て入力端子＋２１へ流れる
。これによって、入力端子＋２１の電圧低下が軽減され
、ＰＮＰ　）ランジスタ＋１１及び内部素子であるショ
ットキーバリアダイオード（５１が誤動作する又は破壊
されるといった悪影響が緩和されるものである。

また、入力端子（２）にθ〜２５ｖ（第２図に示すショ
ットキーバリアダイオードの降伏電圧（ｍ、ｌ：３０Ｖ
程贋である。）の電圧が印加された場合、電極ｆ１４１
＋ とＮ　形エピタキシャル層σａとにより形成されるショ
ットキーパＩＪアダイオードは逆バイアスされ、電流が
ｔｌとんど流れないものである。したがって、この場合
ショットキーバリアＡ−イオードからなるクランプダイ
オードの影響は無視できるものである＠ そして、入力端子（２）にクランプダイオード９として
のショットキーバリアダイオ−１・゛の降伏電圧以上の
電圧が印加された場合、ショットキーパＩＪアダイオー
ドは降伏し、電流が入力端子口から入力線０υ、ＮＭα
９、埋込み層α１】、Ｎ　形エピタキシャルｌｉ！＋１
３、Ｎ形エピタキシャル層Ｄ（！：電極Ｕ滲とにより形
成されるショットキーバリアダイオード、電極−、接地
へと流れる。従って、入力端子（２）の電圧はシミツト
キーパリアダイオードの降伏直圧以下に制限され、この
入力端子に接続される保護すべき内部素子であるＰＮＰ
　）ランジスタｆｉ＋及びショットキーバリアダイオー
ド（５）に対するサージ電圧及びサージＪＩＬ流に対し
て保護することができるものである。

しかめに、この様にクランプダイオードとしてショット
ギーバリアダイオード全具備した酸化膜分離半導体集積
回路においてに、一般的に製造プロ十ス等に起因して、
ショットキーバリアダイオードの降伏電圧が３０　Ｖ程
度でおり、３ｏｖにＪ、下のサージ電圧に対してショッ
トキーバリアダイオードが降伏しないものであった。そ
の反面、酸化膜分離半導体集積回路装置として昨今集積
度の向上が図られ、内部素子の耐圧が低くなる傾向にあ
り入力端子に接続される内部素子に、入力端子に３ｏｖ
８度が印加された場合でも破壊される可能性かめ９、シ
ョットキーバリアダイオードからなるクランプダイオー
ドは正のサージ電圧又はサージ電流に対する保護の役割
を果たさなくなってきているものであった。

〔発明の概要〕

この発明に上記した点ＶＣ鑑みてなされたものであり、
分離酸化膜によって素子相互が分離され、クランプダイ
オ−Ｉ−”ｉ有した半導体集積回路装置において、ツタ
１，４宣形の半・５体基板の一生表面に形成される第２
導電形の堰込み層と、半導体基板の一主弐面、上及び埋
込み腎上にｊ構成される第２導電形の゛＋Ｌ−ン：ｙ体
領域Ｖこ、この半導体領域の一生表面から埋）・＼み層
に接して形成される＠１．４電形の半導体層とでＰＮ接
合ダイオードを形成し、このＰＮ接合ダイオードをクラ
ンプダイオードとするようにして、製造工程企役雑化マ
゛ることなく、ｐ伏電圧の低いクラ二′プダ・ｆオー１
”ｋ得正負両方向のサージ電圧又はサージ電流（ｈ７ダ
ｊ１．７て内部素子？保護できるクランプダイオード゛
ン：例えたｌ）化膜分離半導体集積回路装術を提供する
ものである。

〔発明の実施例〕

以下にこの発明の一実施例を第３図に基づい−Ｃ説明す
る。第３図に第１図ＶＣ用いられるクランプダイオード
”＋４１金示す断面構成図であり、第３図において、Ｕ
Ｏ＋はＰ形の半導体基板、０１）はこの半導体基板の一
生表面ｖＣ】“−択的に形成された不純物濃度の高いＮ
形の埋込み層で、他の内部素子、例えばＰＮＰ　）ラン
ジスタｉ１１の形成に際して形成される狸込み鳥と同時
に形成されるものであり、不純物イオン注入量が１．５
　Ｘ　１０１５ｃｍ−２であり、厚さ２μｍＫわｆＣり
分布しており、その平均不純物濃度が８　Ｘ　１１０１
８ａ　’になっているものである。Ｏ２に上記半導体基
板（１０）の−主人面上及び埋込み層συ上に形成され
たＮ形エピタキシャル層からなる半導体領域で、不純物
濃度は約５Ｘ１０ｃｍ　　厚さ２μｍでるる。０３ホこ
の半導体領域＠の一生表面から上記半導体基板（１０１
の一生表面及び埋込み層α刀の端部に達し、クランプダ
イオード形成預域全囲うように形成された分離酸化膜で
、隣接する内部素子、例えばＰＮＰ　）ランジスタｉｌ
＋等と電気的に分離するものである。叫に上記半導体領
域＠の一生表面から上記埋込み層αＢに接して形成され
、この埋込み層Ｃ１℃との間でＰＮ接合ダイオードから
なるクランプダイオードを形成する不純物濃度の高いＰ
＋形の半導体層で、不純物イオン注入量が３×１１０１
５ａ”−２であり、その平均不純物濃度が１．５×１１
０１９ａ　”になっているものである。α滲ハこの半導
体層（ト）の表面にオーム性接触したアルミニウムから
なる第１の電極（アノード電極）で、接地されているも
のである。Ｏ５は上記Ｐ　形の半導体層−から離隔し、
上記半導体領域α２の一生表面から上記埋込み層ＣＩＤ
に接して形成された不純物濃度の簡いＮ　形の半導体層
で、平均不純物濃度が８×ｉｏ　　ａｍ　　になってお
り、上記埋込み層σＤからの低抵抗化を図っているもの
である。（１，６１ＨこのＮ＋形の半導体層（５）表面
にオーム性接触をなして形成されたアルミニウムからな
る第２の電極（カソード電極）で、入力端子（２）に接
続され、入力線としての役割を果たすものでらる。０η
に第１および第２の電極−αθ全電気的に分離する酸化
膜である。

この様に構成されたクランプダイオードの動作は、入力
端子（２）に負の電圧が印加された場合、降伏電圧１こ
の実施例においてＩＯＶ未満の電圧が印加された場合、
降伏電圧以上の地圧が印加され友場合について、第２図
に示したショットキーバリアダイオードからなるクラン
プダイオードと同様な動作會行なうものである。

しかるに、第３図に示すクランプダイオード°としての
ＰＮ接合ダイオードは、不純物濃度の高い１形の埋込み
層（ＩｌｌとＰ　形の半導体層（ト）とで構成でれるた
め、接合面付近の不純物濃度も高く、降伏電圧が低くな
り、１０　Ｖであった。したがって、第２図に示したク
ランプダイオードとしてショットキーバリアダイオード
を用いたものの降伏電圧が３０　Ｖ程度であったものに
対し、充分低い値のものが得られるとともに、入力端子
（２）から強制的にＩ　（Ａ、ｌの電流が流し込まれた
場合、従来の第２図に示すショットキーバリアダイオー
ド９で構成されるクランプダイオードにおいてｉ、３０
１　（Ｗ）程度の電力が熱に変るため、クランプダイオ
ードが破壊される恐れが太きかったものに対し、この第
３図に示す実施例のものにおいては、降伏電圧が１０　
Ｖであるため、１０１　（Ｗ）の電力が熱に変わるもの
でめるから、クランプダイオード自身の破壊の恐れもき
わめて少なくなるという効果Ｔｈも、Ｈするものでめる
０しかも、この種ＰＮＰ　？ランジスタｍ等のバイポー
ラ型トランジスタ全含み素子相互全酸化膜で分離された
半導体装置において、埋込み層ｔｆＸ、ＰＮＰ）ランジ
スタ（１１等の内部素子全形成する際に必要とされるも
のであり、したがって、内部素子の埋込みｌ１ｉ２形成
する際に、同時に、クランプダイオードとしてのＰＮ接
合ダイオードの一方の半導体層（Ｎ込与層Ｑｌｌ）全形
成できるものでめるから、製造工程全複雑化することな
く一降伏’に圧の低いクランプダイオード°が得られる
という利点があり、集積度が同上するに従い非常に有益
なものとなるものである。ざらに、ＰＮ接合ダイオード
金構成する埋込みｗＪｇ、ｎあるいは半導体層（ト）の
不純物濃度を変えるという簡単な方法で、降伏電圧？変
化させることができ、容易に所望の降伏電圧ｔＷしたク
ランプダイオードが得られるという利点も有するもので
ある。

第４図σこの発明の他の実施例を示すものであり、クラ
ンプダイオードとしてＰＮ接合ダイオードとショットキ
ーバリアダイオードの並列回路を用いたものであり、Ｎ
　形の埋込み層ａ刀とＰ　形の半導体ＮＯ線とで構成さ
れるＰＮ接合ダイオードＡに接続される第１の電極α４
の一部を延在させてＮ形の半導体領域（２）の−主表面
に接触させ、この第１の電極側と半導体領域（イ）の接
触部にてショットキーバリアダイオードＢ全構成したも
のである。

この様に構成したことにより、ショットキーバリアダイ
オードＢｉｄ高周波応答が良いため、入力端子ｆ２＋、
つまり第２の電極αＧに負電圧が印加された場合にはこ
のショットキーバリアダイオードＢが作用し、一方入力
端子（２１にサージ電圧が印加された場合には、降伏電
圧の低いＰＮ接合ダイオード０Ａが作用するものである
。

したがって、この実施例のクランプダイオードに、負電
圧および高電圧の両者に対してよシ効果的な内部素子の
保護が行なえるものである。

なお、上記実施例のものは、クランプダイオード（４）
全入力端子＋２１と接地間に設けたもので説明したが、
第５図に示すように電源と接地間に設けたものでも良く
、るるいは出力端子と接地間に設けたものに適用しても
良いことに言うまでもないことである。

〔発明の効果〕

この発明は以上に述べたように、酸化膜により素子相互
が分離され、クランプダイオードヲ具備した半導体集積
回路装置において、このクランプダイオード全、第１導
電形の半導体基板の一生表面上に形成され、分離酸化膜
により囲まれた不純物濃度の高い第２導電形の埋込み層
と、この埋込み層上に形成された第２導電形の半導体領
域の一生表面上から埋込み層に接して形成された第１導
電形の半導体層とにより構成されるＰＮ接合ダイオード
としたので、内部素子を形成する際に必要とされる埋込
み層を形成すると同時ＶＣＰＮ接合ダイオードの一方の
半導体層を形成することができ、製造工程全複雑化する
ことなく、かつ降伏電圧の低いクランプダイオードが得
られるという効果上Ｍするものでろる〇 したがって、集積度全向上させる等のために内部素子の
耐圧が低くなったものにおいても、このクランプダイオ
ードはサージ電圧に対する内部素子の保護がより良く行
なえ、しかも、クランプダイオード自体のサージ電流に
よる破壊も抑制できるものである。

【図面の簡単な説明】

第１図にクランプダイオードを有した半導体集積回路装
置の一回路例を示す図、第２図に従来の素子相互全酸化
膜により分離された半導体集積回路装置のクランプダイ
オードを示す断面構成図、第３図にこの発明の一実施例
を示すクランプダイオードの断面構成図、第４図はこの
発明の他の実施例全示すクランプダイオードの断面構成
図、第５図はクランプダイオード全育した半導体集積回
路装置の他の回路例金示す図でろる。 図において、１ｌｌｉ！ＰＮＰトランジスタ（内部素子
）、（２１ハ入力端子、（４）にクランプダイオード、
（１０１は半導体基板、αＤはＮ　形の埋込み層、（２
）にＮ　形の半導体領域、ａ３に分離酸化膜、Ｑ４１は
第１の電極、αυばＮ＋形の半導体層、ａＧに第２の電
極、（ト）にＰ　形の半導体層である。 各図中、同一符号に同−又は相当部分を示す。 代理人　葛野信− （至） 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 第１導電形の半導体基板、この半導体基板の一生表面に
   選択的に形成された不純物濃度の高い第２導電形の埋込
   み層、上記半導体基板の一生表面上及び埋込み層の表面
   上に形成された第２導電形の半導体領域、この半導体領
   域の一生表面から上記半導体基板の一生表面に達し、上
   記埋込み層を囲うように形成された分離絶縁膜、上記半
   導体領域の一生表面から上記埋込み層に接して形成され
   、この埋込み層との間でＰＮ接合ダイオードからなるク
   ランプダイオードを形成する第１導電形の半導体層、こ
   の半導体層に接続される第１の電極、上記半導体層から
   離隔し、上記半導体領域の一主弐面から上記埋込み層に
   接して形成された不純物濃度の高い第２導電形の半導体
   層、この半導体層に接続される第２の電極を備えた半導
   体集積回路装置Ｏ