JPS5975720A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5975720A JPS5975720A JP57187198A JP18719882A JPS5975720A JP S5975720 A JPS5975720 A JP S5975720A JP 57187198 A JP57187198 A JP 57187198A JP 18719882 A JP18719882 A JP 18719882A JP S5975720 A JPS5975720 A JP S5975720A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- circuit section
- circuit part
- driven
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２系統の可．詠ヲ用いる半２ｉＩ体装置の竜
踪の構成に関する。
踪の構成に関する。
従来の２系統の電源を用いる様な半４体装置にふ・いて
は、例えば第１図に示す様に比較的低い車圧によって駆
動される＠理回路部４と比較的高い酸圧によってｇ動さ
れる駆動回路部５がらなる場合、前記論Ｊ』回路部４の
出力端子７をＲｊｌ記駆動回路笥Ｓ５の入力端子９に直
接に接続すると、駆動回路のへ力電圧は比較的低い車圧
でめる為ＭＩＳ構造ではチッグ内での駆動回路の占める
面積が大きくなり１チップ当りのコストが尚くなってし
１う欠点がめった。
は、例えば第１図に示す様に比較的低い車圧によって駆
動される＠理回路部４と比較的高い酸圧によってｇ動さ
れる駆動回路部５がらなる場合、前記論Ｊ』回路部４の
出力端子７をＲｊｌ記駆動回路笥Ｓ５の入力端子９に直
接に接続すると、駆動回路のへ力電圧は比較的低い車圧
でめる為ＭＩＳ構造ではチッグ内での駆動回路の占める
面積が大きくなり１チップ当りのコストが尚くなってし
１う欠点がめった。
葦た、従来いわゆるレベルシフト回路を用いて前記駆動
回路部５の人力竃１圧全考慮する様に工夫しようとした
場合、２系統の電源全用いる為にはいわゆるＣＭＯＳ
構造ではよく知られている様に高逼位側を基準電位と
しなけオＬばならない。これは、一般にシリコンウェハ
基板としてＮ−基板が用いられる為であるが，この場合
例えは第２図に示す様に通常の電子回路システムでは正
論理を用いている為、低電位側を接地電位とするので、
論理回路部４の低酊位側でろるＶｓ ｓｉ接地すること
になり、また駆動回路ｎＢ ５ ノ［源ｉｒ：Ｉ ＶＤ
Ｄ−１Ｅ 間またはＶＳＳ−ＶＦｉｌｎ間に接続される
ことになる。前記駆動回路部５の電源をＶＤＤ−Ｖ［間
に接続した場合には、前記駆動回路部５の電源の基鵠屯
位を接地職位にすることができず好１しくない、チだ。
回路部５の人力竃１圧全考慮する様に工夫しようとした
場合、２系統の電源全用いる為にはいわゆるＣＭＯＳ
構造ではよく知られている様に高逼位側を基準電位と
しなけオＬばならない。これは、一般にシリコンウェハ
基板としてＮ−基板が用いられる為であるが，この場合
例えは第２図に示す様に通常の電子回路システムでは正
論理を用いている為、低電位側を接地電位とするので、
論理回路部４の低酊位側でろるＶｓ ｓｉ接地すること
になり、また駆動回路ｎＢ ５ ノ［源ｉｒ：Ｉ ＶＤ
Ｄ−１Ｅ 間またはＶＳＳ−ＶＦｉｌｎ間に接続される
ことになる。前記駆動回路部５の電源をＶＤＤ−Ｖ［間
に接続した場合には、前記駆動回路部５の電源の基鵠屯
位を接地職位にすることができず好１しくない、チだ。
ｖｓＳ−ｖＩ！ｉＥ間に前記駆動回路部５の電源全接続
した場合には、前記駆動回路部５の消費■流が前記論理
回路部４の電源１４にも流れることになり。
した場合には、前記駆動回路部５の消費■流が前記論理
回路部４の電源１４にも流れることになり。
前記電源１４に特別な考慮が必いになり、やはり好−ｆ
Ｌ＜ない。
Ｌ＜ない。
本発明は、上記欠点を除去する為になされたもので、電
源設計上で特別な制約を加えることなく、１ｆＣ，、比
較的小さなチップ面積にて大きな駆動能力を有する半導
体装置を与えること全目的とする。
源設計上で特別な制約を加えることなく、１ｆＣ，、比
較的小さなチップ面積にて大きな駆動能力を有する半導
体装置を与えること全目的とする。
以下、本発明の実施例全第６図を用いて詳細に説明する
。 ＶＤＤ−ＶＳＥＩ間で駆動される論理回路部４の出
カフにＶＤＤ−ＶＫＥ間で駆動されるレベルシフト回路
部１０の入力１１が接続され、前記レベルシフト回路部
１０の出力１２にＶｓｓ−ＶｇＩＩｉ間で駆動される駆
動回路部６の人力８が接続されている。前記論理回路部
４はＶＤＤ−ＶＳＳ間に接続されている電源１４で駆動
され、また高車圧を９求され玉流消費の大きい前記駆動
回路部６は、ＶＳＳ−ＶｆＥｉ間に接続される電源１５
Ｖ？−よっで駆動される・そして、前記論理回路部４と
前記回路部５を結ぶ前記レベルシフト回路部１０は、Ｖ
ＤＤ−ＶＫＥ 間にある厘列に接続された前記電源１４
と前記電源１５によって駆動されるため、前記駆動回路
部５から見ると駆動人力回圧の最大値は、前記■源１４
の出力■：圧と前記電源１５の出力゛重圧の和となる。
。 ＶＤＤ−ＶＳＥＩ間で駆動される論理回路部４の出
カフにＶＤＤ−ＶＫＥ間で駆動されるレベルシフト回路
部１０の入力１１が接続され、前記レベルシフト回路部
１０の出力１２にＶｓｓ−ＶｇＩＩｉ間で駆動される駆
動回路部６の人力８が接続されている。前記論理回路部
４はＶＤＤ−ＶＳＳ間に接続されている電源１４で駆動
され、また高車圧を９求され玉流消費の大きい前記駆動
回路部６は、ＶＳＳ−ＶｆＥｉ間に接続される電源１５
Ｖ？−よっで駆動される・そして、前記論理回路部４と
前記回路部５を結ぶ前記レベルシフト回路部１０は、Ｖ
ＤＤ−ＶＫＥ 間にある厘列に接続された前記電源１４
と前記電源１５によって駆動されるため、前記駆動回路
部５から見ると駆動人力回圧の最大値は、前記■源１４
の出力■：圧と前記電源１５の出力゛重圧の和となる。
また、前記１ノベルシフト回路１０における消費電流は
一般に大きくなく、前記電源１４〉よび前記電源１５の
設訂上特に問題はない。さらに、前記屯＃１４〉よび前
記電源１５は接地磁位に対して独立し−Ｃいる為、シス
テムの接池線′ｆｃ有効に利用できると共に電源設訂も
行いやすくなる。
一般に大きくなく、前記電源１４〉よび前記電源１５の
設訂上特に問題はない。さらに、前記屯＃１４〉よび前
記電源１５は接地磁位に対して独立し−Ｃいる為、シス
テムの接池線′ｆｃ有効に利用できると共に電源設訂も
行いやすくなる。
以上の如く本発明では、論理回路部全駆動する電源全Ｖ
ＤＤとＶＳＥＩ 間に接続し、駆動回路部を駆動する
電源全ＶＳＳとＶＫＥ間に接続し、前記論理回路部と前
記駆動回路部を結ぶレベルシフト回路をＶＤＤとＶＦＩ
Ｆｉ間で駆動される様に接続する構成とまたため、前記
駆動回路部に加える人力重圧を大きくとれ、前記駆動回
ＶｅＪ部の素子面積を小さくすることができ、’ｔ′ｆ
Ｃ，いわゆるＣＭＯ８半梼体素子で構成した場合にも容
易に設Ｈ↑することができる。
ＤＤとＶＳＥＩ 間に接続し、駆動回路部を駆動する
電源全ＶＳＳとＶＫＥ間に接続し、前記論理回路部と前
記駆動回路部を結ぶレベルシフト回路をＶＤＤとＶＦＩ
Ｆｉ間で駆動される様に接続する構成とまたため、前記
駆動回路部に加える人力重圧を大きくとれ、前記駆動回
ＶｅＪ部の素子面積を小さくすることができ、’ｔ′ｆ
Ｃ，いわゆるＣＭＯ８半梼体素子で構成した場合にも容
易に設Ｈ↑することができる。
またさらにこの半導体装置を使用するシステムを設Ｈ↑
する場合にも、電源に特別な配慮を加える必９がない特
の特徴を有するものである。
する場合にも、電源に特別な配慮を加える必９がない特
の特徴を有するものである。
第１図は、従来の２系統の屯臨全用いる半導体装置の回
路図、 第２図は、駆動回路の入力電圧に工夫を加えた従来の２
系統の電源を用いる半導体装置の回路図。 第３図は１本発明の実施例の回路図である。 ４・・・・・・論理回路部 ５・・・・・・駆動回路部 １０・・・・・・レベルシフト回路 １４・・・・・・論理回路部電源 １５・・・・・・駆動回路蛋源
路図、 第２図は、駆動回路の入力電圧に工夫を加えた従来の２
系統の電源を用いる半導体装置の回路図。 第３図は１本発明の実施例の回路図である。 ４・・・・・・論理回路部 ５・・・・・・駆動回路部 １０・・・・・・レベルシフト回路 １４・・・・・・論理回路部電源 １５・・・・・・駆動回路蛋源
Claims (2)
- （１） 第１の電源の両端に接続される論理回路部と
、第２の電源の両端に接続される駆動回路部と。 ｉｆＪ記第１と第２の電源を直列に接続しｆＣ亀源回路
の両端に接続されるレベルシフト回路とから成っていて
、前記論理回路部の出力が前記レベルシフト回路に人力
されると共に、前記レベルシフト回路の出力が前１［−
駆動回路部に人力されていることを特徴とする半導体装
置。 - （２） 前記論理回路部と前記駆動回路部と前記レベ
ルシフト回路の１部１ｆＣは全部が相補型Ｍ４Ｓ構造で
あることを特徴とする請求 項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187198A JPS5975720A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187198A JPS5975720A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975720A true JPS5975720A (ja) | 1984-04-28 |
Family
ID=16201808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57187198A Pending JPS5975720A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975720A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128450A (ja) * | 1974-07-01 | 1976-03-10 | Honeywell Inf Systems | |
| JPS566534A (en) * | 1979-06-29 | 1981-01-23 | Hitachi Ltd | Level converting circuit |
-
1982
- 1982-10-25 JP JP57187198A patent/JPS5975720A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128450A (ja) * | 1974-07-01 | 1976-03-10 | Honeywell Inf Systems | |
| JPS566534A (en) * | 1979-06-29 | 1981-01-23 | Hitachi Ltd | Level converting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3975671A (en) | Capacitive voltage converter employing CMOS switches | |
| US5748019A (en) | Output buffer driver with load compensation | |
| JPH03235517A (ja) | スイッチ回路 | |
| US6977523B2 (en) | Voltage level shifting circuit | |
| JPH07240472A (ja) | 絶縁破壊強度の増加されたｃｍｏｓ回路 | |
| US5047675A (en) | Circuit device, made up of a reduced number of components, for simultaneously turning on a plurality of power transistors | |
| JP2000286687A (ja) | レベルシフト回路及びインバータ装置 | |
| JPS5975720A (ja) | 半導体装置 | |
| US5389842A (en) | Latch-up immune CMOS output driver | |
| EP0651511A2 (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
| TW333710B (en) | The semiconductor IC device | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| GB1570666A (en) | Logic circuits | |
| TWI682634B (zh) | 積體電路系統 | |
| JP2741712B2 (ja) | 半導体集積回路装置 | |
| JPH0494161A (ja) | 集積回路用入出力保護装置 | |
| JPS59196625A (ja) | 論理回路 | |
| JPS5869121A (ja) | 半導体集積回路 | |
| JPH0298167A (ja) | 半導体装置 | |
| JP2671808B2 (ja) | インタフェース回路 | |
| JP3569354B2 (ja) | 半導体昇圧回路 | |
| JP2636096B2 (ja) | 半導体集積回路 | |
| JPH0416945B2 (ja) | ||
| JPS60187131A (ja) | 論理回路 | |
| JPS63311805A (ja) | レベルシフト回路 |