JPS5965356A - シングル・チツプ・マイクロコンピユ−タ - Google Patents
シングル・チツプ・マイクロコンピユ−タInfo
- Publication number
- JPS5965356A JPS5965356A JP57175015A JP17501582A JPS5965356A JP S5965356 A JPS5965356 A JP S5965356A JP 57175015 A JP57175015 A JP 57175015A JP 17501582 A JP17501582 A JP 17501582A JP S5965356 A JPS5965356 A JP S5965356A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- circuit
- program counter
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシングル・チップ・マイクロコンピュータに関
し、特にそのアドレス初期化回路に関する。
し、特にそのアドレス初期化回路に関する。
従来のシングル拳チップ・マイクロコンピュータでは電
源がオンになり動作開始する際、リセット端子にアクテ
ィブなレベルの信号？規定クロククパルス幅だけ入力す
ることによＬ プログラムカウンタは（００００）Ｈに
セットされ、該アドレスに配置されたＲＯＭより命令コ
ード？フエヴチすることによりマイクロコンピュータと
しての動作が開始する。しかしながら、シングル・チッ
プ・マイクロコンピータでは内部ＲＯＭに使用者側の特
定プログラムコードが半導体供給者側においてマスク化
されて製造されているためあるジアームウェア化システ
ムに用いたマイクロコンピュータはプログラム全追加し
て該システムの機能追加を実施する場合やマイクロコン
ピュータのＲＯＭ’ｌ（−テストしたシする場合など元
々の内部プログラムは前記の必要性が生じた場合５条件
によって外部メモリアドレスにジャンプできるように作
っておかなければならないが、ジャンプ不可能な場合が
多い。何故なら前記の必要性即ち、マイクロコンピュー
タ組込み機器に機能を追加するという要求は該機器の市
場反響等市場実績から来るものであるためである。また
、ある新機器のプログラム七開発中に外部メモリヲ用い
てプログラム実行による総合デバッグを行う場合、使用
者側において別機器用プログラムがマスク化された手許
のマイクロコンピータを用いて行うのが最も効率良い筈
である。このような場合１元の内部ＲＯＭに書かれたプ
ログラムによっては全く外部メモリにジャンプできず、
外部に特別にハードウェアが必要であった。
源がオンになり動作開始する際、リセット端子にアクテ
ィブなレベルの信号？規定クロククパルス幅だけ入力す
ることによＬ プログラムカウンタは（００００）Ｈに
セットされ、該アドレスに配置されたＲＯＭより命令コ
ード？フエヴチすることによりマイクロコンピュータと
しての動作が開始する。しかしながら、シングル・チッ
プ・マイクロコンピータでは内部ＲＯＭに使用者側の特
定プログラムコードが半導体供給者側においてマスク化
されて製造されているためあるジアームウェア化システ
ムに用いたマイクロコンピュータはプログラム全追加し
て該システムの機能追加を実施する場合やマイクロコン
ピュータのＲＯＭ’ｌ（−テストしたシする場合など元
々の内部プログラムは前記の必要性が生じた場合５条件
によって外部メモリアドレスにジャンプできるように作
っておかなければならないが、ジャンプ不可能な場合が
多い。何故なら前記の必要性即ち、マイクロコンピュー
タ組込み機器に機能を追加するという要求は該機器の市
場反響等市場実績から来るものであるためである。また
、ある新機器のプログラム七開発中に外部メモリヲ用い
てプログラム実行による総合デバッグを行う場合、使用
者側において別機器用プログラムがマスク化された手許
のマイクロコンピータを用いて行うのが最も効率良い筈
である。このような場合１元の内部ＲＯＭに書かれたプ
ログラムによっては全く外部メモリにジャンプできず、
外部に特別にハードウェアが必要であった。
第１図は従来のマイクロコンピュータのアドレス初期化
回路の一例のブロック図、第３図は第１図のアドレス初
期化回路の動作時のタイミング図である。
回路の一例のブロック図、第３図は第１図のアドレス初
期化回路の動作時のタイミング図である。
リセット端子几から高レベルのリセット信号が、 プ
ログラムカウンタｌに入力さ五ると、プログラムカウン
タ１はある規定クロック数で「０」に設定される。例え
ば、規定クロック数′に３とするならば、第３図のａで
示すタイミングで開始し、ｂで示すタイミングで終了す
る。アドレス空間６４にバイトの場会、プログラムカウ
ンタｌは（００００）Ｈに設定される。
ログラムカウンタｌに入力さ五ると、プログラムカウン
タ１はある規定クロック数で「０」に設定される。例え
ば、規定クロック数′に３とするならば、第３図のａで
示すタイミングで開始し、ｂで示すタイミングで終了す
る。アドレス空間６４にバイトの場会、プログラムカウ
ンタｌは（００００）Ｈに設定される。
リセット後、マシンサイクル１のＴ１状態Ｍ１・Ｔｏに
なったとき、プログ２ムカウンタｌからの出力信号はＴ
□状態のクロックであるステート信号Ｔ０ φのタイミ
ング、即ち第３図のＣで示すタイミングでアドレスラッ
チ回路２七通シ、プログラムカウンタｌの内容、即ちア
ドレス信号をアドレスバッファ３からアドレスバス４に
出力する。
なったとき、プログ２ムカウンタｌからの出力信号はＴ
□状態のクロックであるステート信号Ｔ０ φのタイミ
ング、即ち第３図のＣで示すタイミングでアドレスラッ
チ回路２七通シ、プログラムカウンタｌの内容、即ちア
ドレス信号をアドレスバッファ３からアドレスバス４に
出力する。
アドレス空間６４にバイトで１６進数の場で、アドレス
バスは１６個（Ａ ｏ−Ａ□５）となる。所で。
バスは１６個（Ａ ｏ−Ａ□５）となる。所で。
マイクロコンピュータの場合、アドレスバス４に出力さ
れるアドレス信号が内蔵メモリ空間内のアドレス値であ
れば、外部端子にはアドレス信号が出力されず、メモリ
読出し信号Ｍ）１等の制御信号端子と共に外部端子は高
インピーダンスになっていて、外部メモリやＩｌｏのア
クセスを防止している。従って１元の内部ＲＯＭに書か
れたプログラムによっては全く外部メモリにジャンプし
たりＩ１０？アクセスケしようとすると、特別のハード
ウェア倉付加する必要があるという欠点があった。
れるアドレス信号が内蔵メモリ空間内のアドレス値であ
れば、外部端子にはアドレス信号が出力されず、メモリ
読出し信号Ｍ）１等の制御信号端子と共に外部端子は高
インピーダンスになっていて、外部メモリやＩｌｏのア
クセスを防止している。従って１元の内部ＲＯＭに書か
れたプログラムによっては全く外部メモリにジャンプし
たりＩ１０？アクセスケしようとすると、特別のハード
ウェア倉付加する必要があるという欠点があった。
本発明は上記欠点を除去し、外部からの制御信号による
割込み処理をしなくても外部メモリやＩｌｏのアクセス
ケすることのできるシングル拳チップ・マイクロコンピ
ュータを提供するものである。
割込み処理をしなくても外部メモリやＩｌｏのアクセス
ケすることのできるシングル拳チップ・マイクロコンピ
ュータを提供するものである。
本発明のシングル・チップ・マイクロコンピュータは、
リセット信号？受けてゼロにリセットするプログラムカ
ウンタと、アドレス領域レベル設定信号と前記リセット
信号と？受けてアドレス領域設定信号音出力するアンド
回路と、該アドレス領域設定信号を受けて前記プログラ
ムカウンタの内容をゼロ以外のある値に変更して設定す
る設定値変更回路と、ステート信号と前記プログラムカ
ウンタから出力されるアドレス信号とを一時保持し外部
メモリアクセス信号を出力するアドレスラッチ回路と、
該外部メモリアクセス信号を受は外部メモリアクセス用
アドレス信号全アドレスバスに出力するアドレスバッフ
ァとを含んで構成される。
リセット信号？受けてゼロにリセットするプログラムカ
ウンタと、アドレス領域レベル設定信号と前記リセット
信号と？受けてアドレス領域設定信号音出力するアンド
回路と、該アドレス領域設定信号を受けて前記プログラ
ムカウンタの内容をゼロ以外のある値に変更して設定す
る設定値変更回路と、ステート信号と前記プログラムカ
ウンタから出力されるアドレス信号とを一時保持し外部
メモリアクセス信号を出力するアドレスラッチ回路と、
該外部メモリアクセス信号を受は外部メモリアクセス用
アドレス信号全アドレスバスに出力するアドレスバッフ
ァとを含んで構成される。
本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例のブロック図である。
この実施例は、リセット信号を受けてゼロにリセットす
るプログラムカウンタｌ′と、アドレス領域レベル設定
信号とリセット信号と奮受けてアドレス領域設定信号音
出力するアンド回路６と、該アドレス領域設定信号を受
けてプログラムカウンタｌの内容をゼロ以外のある値に
変更して設定する設定値変更回路５と、ステート信号と
プログラムカウンタｌ′から出力されるアドレス信号と
ヲ一時保持し外部メモリアクセス信号を出刃するアドレ
スラッチ回路３と、外部メモリアクセス信号？受は外部
メモリアクセス用アドレス信号をアドレスバス４に出力
するアドレスバッファ３とｔ含んで構成される。
るプログラムカウンタｌ′と、アドレス領域レベル設定
信号とリセット信号と奮受けてアドレス領域設定信号音
出力するアンド回路６と、該アドレス領域設定信号を受
けてプログラムカウンタｌの内容をゼロ以外のある値に
変更して設定する設定値変更回路５と、ステート信号と
プログラムカウンタｌ′から出力されるアドレス信号と
ヲ一時保持し外部メモリアクセス信号を出刃するアドレ
スラッチ回路３と、外部メモリアクセス信号？受は外部
メモリアクセス用アドレス信号をアドレスバス４に出力
するアドレスバッファ３とｔ含んで構成される。
次に、この実施例の動作について第３図を併用して説明
する。
する。
リセット信号はリセット端子几からプログラムカウンタ
ｌ′に入ると同時にアンド回路６にも入る。
ｌ′に入ると同時にアンド回路６にも入る。
アンド回路６には端子Ａからアドレス領域レベル設定信
号も入シ、リセット信号との論理積からアンド回路６は
アドレス領域設定信号を発生し、この信号ケ設定値変更
回路５へ送出する。リセット信号の入力によりプログラ
ムカウンタｌ′はある規冗りロンク数で「０」に設定さ
れる。前の場合と同様に、アドレス空間６４にバイトの
場合で説明すると（００００）Ｈに設定する。アンド回
路６からアドレス領域設定信号が設定値変更回路５に入
ると、設定値変更回路５はプログラムカウンタｌの内容
をそのままとするか変更するかのいずれかを行う。変更
するということは外部メモリ開始アドレスに変更すると
いうことである。例えば、内部メモリが＋にバイトであ
れば（００４０）Ｈに変更する。この変更操作は第３図
のａからｂまでの時間内に行われる。ａからｂのクロッ
クサイクルは若干延びるが、システムパフォーマンス上
ニハ殆んど影響はない。（００４０）Ｈが設定されると
、外部端子は制御信号端子と共に低インピーダンスにな
って外部メモリやＩｌｏのアクセスが可能となる。プロ
グラムカウンタの内容が変更されずに（００００）Ｈの
ままのときは第１図の従来例と同じ動作をする。
号も入シ、リセット信号との論理積からアンド回路６は
アドレス領域設定信号を発生し、この信号ケ設定値変更
回路５へ送出する。リセット信号の入力によりプログラ
ムカウンタｌ′はある規冗りロンク数で「０」に設定さ
れる。前の場合と同様に、アドレス空間６４にバイトの
場合で説明すると（００００）Ｈに設定する。アンド回
路６からアドレス領域設定信号が設定値変更回路５に入
ると、設定値変更回路５はプログラムカウンタｌの内容
をそのままとするか変更するかのいずれかを行う。変更
するということは外部メモリ開始アドレスに変更すると
いうことである。例えば、内部メモリが＋にバイトであ
れば（００４０）Ｈに変更する。この変更操作は第３図
のａからｂまでの時間内に行われる。ａからｂのクロッ
クサイクルは若干延びるが、システムパフォーマンス上
ニハ殆んど影響はない。（００４０）Ｈが設定されると
、外部端子は制御信号端子と共に低インピーダンスにな
って外部メモリやＩｌｏのアクセスが可能となる。プロ
グラムカウンタの内容が変更されずに（００００）Ｈの
ままのときは第１図の従来例と同じ動作をする。
なお、端子Ａは一つに限定されず、複数個設けることが
でき、その場合には実行開始アドレスも複数に設定可能
である。
でき、その場合には実行開始アドレスも複数に設定可能
である。
以上詳細に説明したように５本発明によれば。
外部からの制御信号による割込み処理を用いなくても外
部メモリやＩｌｏのアクセスをすることができ、任意の
アドレスからマイクロコンピュータの実行開始が可能と
なｐ、ＲＯＭやＲＡＭ１外部から接続して処理機能な記
憶容量？増やすことも可能なシングル・チップ・マイク
ロコンピュータが得られるのでその効果は大きい。
部メモリやＩｌｏのアクセスをすることができ、任意の
アドレスからマイクロコンピュータの実行開始が可能と
なｐ、ＲＯＭやＲＡＭ１外部から接続して処理機能な記
憶容量？増やすことも可能なシングル・チップ・マイク
ロコンピュータが得られるのでその効果は大きい。
第１図は従来のマイクロコンピータのアドレス初期化回
路の一例のブロック図、第２図は本発明の一実施例のブ
ロック図、第３図は第１図に示すアドレス初期化回路の
動作時のタイミング図である。 １．１′・・・・・・プログラムカウンタ、２・・・・
・・アドレスラッチ回路、３・・・・・・アドレス／く
ツファ、４・・・・・・アドレスバス、５・・・・・・
設定値変更回路。 ３イシ ノ （？１ 竿２ 図 ａ ｂ ｃ簗 ３ 図
路の一例のブロック図、第２図は本発明の一実施例のブ
ロック図、第３図は第１図に示すアドレス初期化回路の
動作時のタイミング図である。 １．１′・・・・・・プログラムカウンタ、２・・・・
・・アドレスラッチ回路、３・・・・・・アドレス／く
ツファ、４・・・・・・アドレスバス、５・・・・・・
設定値変更回路。 ３イシ ノ （？１ 竿２ 図 ａ ｂ ｃ簗 ３ 図
Claims (1)
- リセット信号を受けてゼロにリセットするプログラムカ
ウンタと、アドレス領域レベル設定信号と前記リセット
信号とを受けてアドレス領域設定信号を出力するアンド
回路と、該アドレス領域設定信号ケ受けて前記プログラ
ムカウンタの内容をゼロ以外のある値に変更して設定す
る設定値変更回路と、ステート信号と前記プログ２ムカ
ウンタから出力されるアドレス信号とｔ一時保持し外部
メモリアクセス信号を出力するアドレスラッチ回路と、
該外部メモリアクセス信号を受は外部メモリアクセス用
アドレス信号をアドレスバスに出力するアドレスバッフ
ァとを含むこと？特徴とするシングル争チップ・マイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175015A JPS5965356A (ja) | 1982-10-05 | 1982-10-05 | シングル・チツプ・マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175015A JPS5965356A (ja) | 1982-10-05 | 1982-10-05 | シングル・チツプ・マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5965356A true JPS5965356A (ja) | 1984-04-13 |
Family
ID=15988720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175015A Pending JPS5965356A (ja) | 1982-10-05 | 1982-10-05 | シングル・チツプ・マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965356A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267858A (ja) * | 1985-01-18 | 1986-11-27 | Nec Corp | マイクロコンピユ−タ |
| JPS62199858U (ja) * | 1986-06-09 | 1987-12-19 | ||
| JPH02168320A (ja) * | 1988-12-21 | 1990-06-28 | Mitsubishi Electric Corp | マイクロプロセッサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597641A (en) * | 1979-01-19 | 1980-07-25 | Nec Corp | Address generator |
| JPS5771049A (en) * | 1980-10-20 | 1982-05-01 | Seiko Epson Corp | One-chip microcomputer |
-
1982
- 1982-10-05 JP JP57175015A patent/JPS5965356A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5597641A (en) * | 1979-01-19 | 1980-07-25 | Nec Corp | Address generator |
| JPS5771049A (en) * | 1980-10-20 | 1982-05-01 | Seiko Epson Corp | One-chip microcomputer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61267858A (ja) * | 1985-01-18 | 1986-11-27 | Nec Corp | マイクロコンピユ−タ |
| JPS62199858U (ja) * | 1986-06-09 | 1987-12-19 | ||
| JPH02168320A (ja) * | 1988-12-21 | 1990-06-28 | Mitsubishi Electric Corp | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| JPH08305585A (ja) | 割込制御装置 | |
| JP2845433B2 (ja) | 集積回路装置 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US4636945A (en) | Microprocessor | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| US6550015B1 (en) | Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead | |
| US5761482A (en) | Emulation apparatus | |
| JP2738141B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS633328B2 (ja) | ||
| US5649207A (en) | Microprocessor unit having interrupt mechanism | |
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JPH0827741B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| US20020166076A1 (en) | Method and device for accessing components | |
| JPS5557960A (en) | Debugging system | |
| JP2705359B2 (ja) | トレース回路 | |
| JPS5965354A (ja) | 処理要求受付の優先順位制御方式 | |
| JP3702592B2 (ja) | パルス発生装置、マルチチップモジュール及びシングルチップマイコン | |
| JPS55120252A (en) | Error control system | |
| JPH04107748A (ja) | マイクロコンピュータ | |
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| JPH0363863A (ja) | マイクロコンピュータ | |
| JPH0697435B2 (ja) | エバリエーションチップ | |
| JPS648381B2 (ja) |