JPS5963869A - 原稿読取装置 - Google Patents
原稿読取装置Info
- Publication number
- JPS5963869A JPS5963869A JP57175455A JP17545582A JPS5963869A JP S5963869 A JPS5963869 A JP S5963869A JP 57175455 A JP57175455 A JP 57175455A JP 17545582 A JP17545582 A JP 17545582A JP S5963869 A JPS5963869 A JP S5963869A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- photoelectric conversion
- shift register
- electrodes
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1931—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はファクシミリ等に用いられる原稿読取装置に
関し１、特にＭＯＳフォトダイオードアレイあるいは０
０’Ｄイメージセンサ等のＩＣ型原稿読取装置（（対し
て最近開発が進められている密着型原稿読取装置に関す
る。
関し１、特にＭＯＳフォトダイオードアレイあるいは０
０’Ｄイメージセンサ等のＩＣ型原稿読取装置（（対し
て最近開発が進められている密着型原稿読取装置に関す
る。
一般に、密着型原稿読取装置は、複数個の光電変換素子
と該素子をスイッチング走査する回路とが同一絶縁体基
板上に形成されてなる。この光電変換素子アレイはその
長さを原稿幅と同一サイズとし、オプチカルファイバア
レイまたはレンズアレイ等の光学系を用いてｌ対ｌ結像
により原稿を都取るようにしたものであることから、結
像光路長を短くすることが可能となり原稿読取装置の大
幅な小型化？達成−ｒることができた。
と該素子をスイッチング走査する回路とが同一絶縁体基
板上に形成されてなる。この光電変換素子アレイはその
長さを原稿幅と同一サイズとし、オプチカルファイバア
レイまたはレンズアレイ等の光学系を用いてｌ対ｌ結像
により原稿を都取るようにしたものであることから、結
像光路長を短くすることが可能となり原稿読取装置の大
幅な小型化？達成−ｒることができた。
第１図に従来の密着匿原稿ｄ冗取装置の回路図を示す。
第１図において、１０は光導電′跣薄膜により形成され
た光電変換素子であり、等何曲にフォトダイオードＰＤ
とコンデンサ０とによって表わされる。また、２０は上
記光電変換素子１０てより発生した信号を転送するため
のスイッチ素子、３０はこれら光電変換素子ｌＯとスイ
ッチ素子２０と？接続するための配線の浮遊容量とスイ
ッチ素子２００Å力容量とにより形成される寄生容量、
４０は電荷転送回路、５０は負荷抵抗、６０はバイアス
電源である。なお、上記電荷転送回路４０は電荷蓄積容
量４１、電荷転送スイッチ素子４２およびクロック線４
３゜４４によって構成されている。
た光電変換素子であり、等何曲にフォトダイオードＰＤ
とコンデンサ０とによって表わされる。また、２０は上
記光電変換素子１０てより発生した信号を転送するため
のスイッチ素子、３０はこれら光電変換素子ｌＯとスイ
ッチ素子２０と？接続するための配線の浮遊容量とスイ
ッチ素子２００Å力容量とにより形成される寄生容量、
４０は電荷転送回路、５０は負荷抵抗、６０はバイアス
電源である。なお、上記電荷転送回路４０は電荷蓄積容
量４１、電荷転送スイッチ素子４２およびクロック線４
３゜４４によって構成されている。
したがつ−Ｃいま原稿１象が光電変換素子１０上に結像
されたと−ｆると、光強度に対応した光電流がフォトダ
イオードＦＤに発生し、それに応じて寄生容量３０に信
号電荷が蓄積される。この寄生容量３０に蓄積された信
号電賛は、端子Ｔ１に適宜な信号２与えてスイッチ素子
２０を閉じることにより電荷蓄積容量４１に転送される
。さらにこの転送された信号電荷は端子Ｔ２およびＴ３
からクロック＠４３および４４に交番電圧乞印加して順
次電荷転送スイッチ素子４２を動作させ又いくことによ
り同図右方向ヘシフトされ、最後に負荷抵抗５０を通し
て放電されて出力端子Ｔ４から読出される。
されたと−ｆると、光強度に対応した光電流がフォトダ
イオードＦＤに発生し、それに応じて寄生容量３０に信
号電荷が蓄積される。この寄生容量３０に蓄積された信
号電賛は、端子Ｔ１に適宜な信号２与えてスイッチ素子
２０を閉じることにより電荷蓄積容量４１に転送される
。さらにこの転送された信号電荷は端子Ｔ２およびＴ３
からクロック＠４３および４４に交番電圧乞印加して順
次電荷転送スイッチ素子４２を動作させ又いくことによ
り同図右方向ヘシフトされ、最後に負荷抵抗５０を通し
て放電されて出力端子Ｔ４から読出される。
ここで、上記スイッチ素子２０および電荷転送スイッチ
素子４２としては、通常の集積回路技術により作製され
るＭＯＳ トランジスタを用いることができる。この場
合の電荷転送回路４はいわゆるＢ’ＢＤ（バケットブリ
ゲートディバイス）と呼ばれている。
素子４２としては、通常の集積回路技術により作製され
るＭＯＳ トランジスタを用いることができる。この場
合の電荷転送回路４はいわゆるＢ’ＢＤ（バケットブリ
ゲートディバイス）と呼ばれている。
ところで、ＭＯＳ）ランジスタはスイッチング速度が比
絞的高速であり、また低電圧動作可能であるなどの点で
原稿読取装置のスイッチ素子としては適しているが、上
述した密着型原稿読取装置乞実現するためには、光電変
換素子１０と、スイッチ素子２０および電荷転送回路４
０が形成された工Ｃチイプとｔｌつの基板上に搭載し、
両者をワイヤボンディング等の方法により接続する必要
が生じ、この結果１個の原稿読取装置あたりの接続本数
が非常に多くなってしまう。このことは装置の低価格化
、ある（・は高信頼性化ケ図る上で大きな障害となって
いた。
絞的高速であり、また低電圧動作可能であるなどの点で
原稿読取装置のスイッチ素子としては適しているが、上
述した密着型原稿読取装置乞実現するためには、光電変
換素子１０と、スイッチ素子２０および電荷転送回路４
０が形成された工Ｃチイプとｔｌつの基板上に搭載し、
両者をワイヤボンディング等の方法により接続する必要
が生じ、この結果１個の原稿読取装置あたりの接続本数
が非常に多くなってしまう。このことは装置の低価格化
、ある（・は高信頼性化ケ図る上で大きな障害となって
いた。
一方、上述した不都合を解消する方法として、スイッチ
素子２０および電荷転送回路４０を半導体薄膜により形
成される薄膜トランジスタで構成する方法が考えられて
いる。すなわちこの場合、スイッチ素子２０および電荷
転送回路４０は光１ル変換素子１０と同じ薄膜形成プロ
セスにより形成されるため、上述した接続にかかる、問
題は良好にＳ’４ ？Ａされる。
素子２０および電荷転送回路４０を半導体薄膜により形
成される薄膜トランジスタで構成する方法が考えられて
いる。すなわちこの場合、スイッチ素子２０および電荷
転送回路４０は光１ル変換素子１０と同じ薄膜形成プロ
セスにより形成されるため、上述した接続にかかる、問
題は良好にＳ’４ ？Ａされる。
しかしながら、上記薄膜トランジスタは前記集積回路技
術により作製されたＭＯＳ ）ランジスタに比べてスイ
ッチング速度が極めて遅く、また高電圧でないと動作し
ない等々原稿読取装置に適用するスイッチ素子としては
特性が不十分で３５）す、この方法も実用化（・コけな
お問題がありた１゜ この発明は上記実情に鑑みてなされたものであり、薄膜
トランジスタの長所とＭＯＳトランジスタの長所とを巧
み□に取り入れて高信頼性のもとに高速度で原稿読取り
を行なう原稿読取装置？提供゛［ることを目的とする。
術により作製されたＭＯＳ ）ランジスタに比べてスイ
ッチング速度が極めて遅く、また高電圧でないと動作し
ない等々原稿読取装置に適用するスイッチ素子としては
特性が不十分で３５）す、この方法も実用化（・コけな
お問題がありた１゜ この発明は上記実情に鑑みてなされたものであり、薄膜
トランジスタの長所とＭＯＳトランジスタの長所とを巧
み□に取り入れて高信頼性のもとに高速度で原稿読取り
を行なう原稿読取装置？提供゛［ることを目的とする。
一３″なわちこの発明は、光電変換素子に１対１に対応
させて薄膜トランジスタを設けるとともに該薄膜トラン
ジスタの各ゲート成極複数個ずつｉｌブロックに共通に
共通接続してこれら美共通接続部に時系列的にスイッチ
ング信号を与えるようにし、またこれら薄膜トランジス
タの出力電極のうち上記ゲート電極ｂ”−共通接続され
たブロックの奇数ブロック毎および偶数ブロックｔＵに
それぞれ対応１−る１１位にある出力′電極を共通接続
・ｒるとともにこれら共通接続線各々対応さ亡で光邂変
換信号一時畜積手段を設け、上記スイッチング（・こよ
り該一時畜積手段に蓄積された光電変換素子をＭＯＳト
ランジスタにより構成されｆこスイッチ回路を用いて読
出すようンこしたものである。これにより、上記光電変
換素子の出力を収り出す際には上記ゲート電極が共通接
続された複数側の薄膜トランジスタに対応した複数個の
゛光電変換素子分の原稿読取時間に対応した時間だけ上
記薄膜トランジスタのスイッチング時間を保つことがで
き、しかも最終的な読取信号の出力速度は上記ＭＯＳト
ランジスタのスイッチング速度により決定されることに
なり島さらには接続線の数も上記薄膜トランジスタの出
力電極に配される共通接続線の数に対応した最低限の数
で済むこととなって良好に上記目的を達成することがで
きる。
させて薄膜トランジスタを設けるとともに該薄膜トラン
ジスタの各ゲート成極複数個ずつｉｌブロックに共通に
共通接続してこれら美共通接続部に時系列的にスイッチ
ング信号を与えるようにし、またこれら薄膜トランジス
タの出力電極のうち上記ゲート電極ｂ”−共通接続され
たブロックの奇数ブロック毎および偶数ブロックｔＵに
それぞれ対応１−る１１位にある出力′電極を共通接続
・ｒるとともにこれら共通接続線各々対応さ亡で光邂変
換信号一時畜積手段を設け、上記スイッチング（・こよ
り該一時畜積手段に蓄積された光電変換素子をＭＯＳト
ランジスタにより構成されｆこスイッチ回路を用いて読
出すようンこしたものである。これにより、上記光電変
換素子の出力を収り出す際には上記ゲート電極が共通接
続された複数側の薄膜トランジスタに対応した複数個の
゛光電変換素子分の原稿読取時間に対応した時間だけ上
記薄膜トランジスタのスイッチング時間を保つことがで
き、しかも最終的な読取信号の出力速度は上記ＭＯＳト
ランジスタのスイッチング速度により決定されることに
なり島さらには接続線の数も上記薄膜トランジスタの出
力電極に配される共通接続線の数に対応した最低限の数
で済むこととなって良好に上記目的を達成することがで
きる。
以下、この発明にかかる原稿読取装置を添附図面に示す
実施例にしたがって詳細に説明する。
実施例にしたがって詳細に説明する。
第２図はこの発明にかかる原稿読取装置の一実施例につ
いてこの回路構成例を示すものである。ただしこの実施
例においては、便宜上１２素子の光電変換素子を有する
原稿読取装置について示す。また第２図において、先の
第１図に示した素子または回路と同一の機能を有する素
子または回路については同一またはこれに対応する番号
および符号を付して示しており、重複する説明は省略す
る。
いてこの回路構成例を示すものである。ただしこの実施
例においては、便宜上１２素子の光電変換素子を有する
原稿読取装置について示す。また第２図において、先の
第１図に示した素子または回路と同一の機能を有する素
子または回路については同一またはこれに対応する番号
および符号を付して示しており、重複する説明は省略す
る。
さて第２図において１ｏａ−ｉｏｌ！は光電変換素子の
等価回路であり、これらに１対１に接続された２０ａ〜
２０１！は薄膜トランジスタで構成されたスイッチ素子
である。これらスイッチ素子２０ａ〜２０１！は隣合う
いくつかのゲート電憚（この例では３個）を共通にして
、１つのブロックを形成し、それぞれシフトレジスタ７
ｏの出力線７１〜７４に接続さ焚ている。また上記ブロ
ックのうち、奇数ブロックのスイッチ素子２０ａ〜２０
Ｑおよび２０ｇ〜２０１の出力電極はそれぞれ共通接続
＠８１〜８３に接続され、偶数ブロックのスイッチ素子
２０ｄ〜２０ｆおよび２０ｊ〜２０Ｉ！の出力電極はそ
れぞれ共通接続線８４〜８６に接続されている。さらに
これら共通接続線８１〜８３および８４〜８６の端部は
それぞれ寄生容量９１〜９６を介してＭＯＳ ）ランジ
スタ１０１〜１０６に接続されている。またこれらＭＯ
Ｓ ）ランジスタ１０１〜１０６の各ゲート電極はシフ
トレジ、スタ１１０の各出力端子にそれぞれ接続され、
各出力電極は出力端子Ｔ４に共通接続されている。
等価回路であり、これらに１対１に接続された２０ａ〜
２０１！は薄膜トランジスタで構成されたスイッチ素子
である。これらスイッチ素子２０ａ〜２０１！は隣合う
いくつかのゲート電憚（この例では３個）を共通にして
、１つのブロックを形成し、それぞれシフトレジスタ７
ｏの出力線７１〜７４に接続さ焚ている。また上記ブロ
ックのうち、奇数ブロックのスイッチ素子２０ａ〜２０
Ｑおよび２０ｇ〜２０１の出力電極はそれぞれ共通接続
＠８１〜８３に接続され、偶数ブロックのスイッチ素子
２０ｄ〜２０ｆおよび２０ｊ〜２０Ｉ！の出力電極はそ
れぞれ共通接続線８４〜８６に接続されている。さらに
これら共通接続線８１〜８３および８４〜８６の端部は
それぞれ寄生容量９１〜９６を介してＭＯＳ ）ランジ
スタ１０１〜１０６に接続されている。またこれらＭＯ
Ｓ ）ランジスタ１０１〜１０６の各ゲート電極はシフ
トレジ、スタ１１０の各出力端子にそれぞれ接続され、
各出力電極は出力端子Ｔ４に共通接続されている。
したがってこの実施例装置は、基本的に寄生容ｆｆｉ：
３０ａ〜３０１！に蓄積された信号電荷をスイッチ素子
２０ａ〜２０Ｉ！をオンにすることＫよってそれぞれ寄
生容量９１〜９６に移し、その後シフトレジスタ１１０
によりＭＯＳ ）ランジスタ１０４〜１０６ ’ａ′躯
動して、出力端子Ｔ４から信号を読出すよう動作する。
３０ａ〜３０１！に蓄積された信号電荷をスイッチ素子
２０ａ〜２０Ｉ！をオンにすることＫよってそれぞれ寄
生容量９１〜９６に移し、その後シフトレジスタ１１０
によりＭＯＳ ）ランジスタ１０４〜１０６ ’ａ′躯
動して、出力端子Ｔ４から信号を読出すよう動作する。
なお、上記寄生容量９１〜９６は、スイッチ素子２０ａ
〜２０Ｊ（薄膜トランジスタ）の出力容１および共通接
続線８１〜８６の浮遊容量およびＭＯＳ）ランジスタ１
０１〜１０６の入力容量がそれぞれ合成されたものであ
る。
〜２０Ｊ（薄膜トランジスタ）の出力容１および共通接
続線８１〜８６の浮遊容量およびＭＯＳ）ランジスタ１
０１〜１０６の入力容量がそれぞれ合成されたものであ
る。
次に、この動作の詳細を第３図に示すタイミングチャー
トＹ参照して説明する。ただし以下説明する動作は寄生
容量３０ａ〜３０ｊ’ Ｋ信号電荷が十分蓄積された後
に行なわれる動作である。
トＹ参照して説明する。ただし以下説明する動作は寄生
容量３０ａ〜３０ｊ’ Ｋ信号電荷が十分蓄積された後
に行なわれる動作である。
まずシフトレジスタ７０乞動作させてこの出力線７１に
スイッチング信号ＳＬＹ与える（第３図（ａ）参照）。
スイッチング信号ＳＬＹ与える（第３図（ａ）参照）。
この結果スイッチ素子２０ａｔ２ｏｂｔ２０Ｃがオンに
なり、寄生容量３０ａ１３０ｔ）１３０（！に蓄積され
ていた電荷は共通接続線８１，８２゜８３を通して寄生
容量９１，９２．９３に移される。
なり、寄生容量３０ａ１３０ｔ）１３０（！に蓄積され
ていた電荷は共通接続線８１，８２゜８３を通して寄生
容量９１，９２．９３に移される。
ただしこのときのスイッチング信号Ｓ１０期間ｔは電荷
が移される十分な長さとする。また寄生容量９１〜９６
の大きさは寄生容量３０ａ〜３０１！に比べ°Ｃ十分大
きな値とすることができる。このため上述した電荷の移
動後には信号電荷はほとんど上記容量９１，９２，９３
に移っている。
が移される十分な長さとする。また寄生容量９１〜９６
の大きさは寄生容量３０ａ〜３０１！に比べ°Ｃ十分大
きな値とすることができる。このため上述した電荷の移
動後には信号電荷はほとんど上記容量９１，９２，９３
に移っている。
次にシフトレジスタ７０の出力線７２にスイッチング信
号８２Ｙ与えて（第３図（ｂ）参照）スイッチ素子２０
ｄｔ２０ｅ ｅ２０ｆをオンにし、寄生容量３０ｄ、
３０ｅ 、 ３０ｆに蓄積されていた信号電荷を寄生容
量９４，９５．９６に移送する。またこれと同時にシフ
トレジスタ１１０かもＭＯＳ）ランジスタ１０１，１０
２，１０３の各ゲート電極に順次時系列的にスイッチン
グ信号ｓ５ 、ｓ６ 、ｓ７’ｙ与えて（第３図（ｅ）
、（ｆ）、（ｇ）参照）ＭＯＳ）ランジスタ１０１，１
０２，１０３をスイッチングさせ、前記容量９１．９２
１９３に蓄積された電荷を順次出力端子Ｔ４に転送する
（第３図時刻ｔＩ ＋ ｔ２ ｇ ｔ３における（号参
照）。
号８２Ｙ与えて（第３図（ｂ）参照）スイッチ素子２０
ｄｔ２０ｅ ｅ２０ｆをオンにし、寄生容量３０ｄ、
３０ｅ 、 ３０ｆに蓄積されていた信号電荷を寄生容
量９４，９５．９６に移送する。またこれと同時にシフ
トレジスタ１１０かもＭＯＳ）ランジスタ１０１，１０
２，１０３の各ゲート電極に順次時系列的にスイッチン
グ信号ｓ５ 、ｓ６ 、ｓ７’ｙ与えて（第３図（ｅ）
、（ｆ）、（ｇ）参照）ＭＯＳ）ランジスタ１０１，１
０２，１０３をスイッチングさせ、前記容量９１．９２
１９３に蓄積された電荷を順次出力端子Ｔ４に転送する
（第３図時刻ｔＩ ＋ ｔ２ ｇ ｔ３における（号参
照）。
上記容量９１．９２．９３からの電荷の転送を終了−ｒ
ると次に、シフトレジスタ７（）の出力線７３にスイ、
ツチング信号Ｓ３ｉ与えて（第３図（Ｃ）参照）スイッ
チ素子２０ｇ＃２０ｈ、２０１をオンにし、寄生容量３
０ｇ＋３０ｈｔ３０１に蓄積されていたイば号電荷を上
記電荷の転送をし終えた寄生容［９１，９２，９３に移
送して再びこれら容量への電荷蓄積を行なう。またこれ
へ同時にシフトレジスタ１１０からＭＯＳ ）ランジス
タ１０４，１０５゜１０６の各ゲート電極に順次時系列
的にスイッチング信号Ｓ８．Ｓ９．ＳｌＯを与えて（第
３同値）。
ると次に、シフトレジスタ７（）の出力線７３にスイ、
ツチング信号Ｓ３ｉ与えて（第３図（Ｃ）参照）スイッ
チ素子２０ｇ＃２０ｈ、２０１をオンにし、寄生容量３
０ｇ＋３０ｈｔ３０１に蓄積されていたイば号電荷を上
記電荷の転送をし終えた寄生容［９１，９２，９３に移
送して再びこれら容量への電荷蓄積を行なう。またこれ
へ同時にシフトレジスタ１１０からＭＯＳ ）ランジス
タ１０４，１０５゜１０６の各ゲート電極に順次時系列
的にスイッチング信号Ｓ８．Ｓ９．ＳｌＯを与えて（第
３同値）。
（ｉ） 、 （ｊ）参照） ＭＯＳ ）ランジスタ１０
４，１０５，１０６をスイッチングさせ、前記各：３ｔ
９４ ｒ ９５ ＋９６て蓄、潰された電荷？順次出力
端子Ｔ４に転送する（第３図時刻ｔ４ ｐ ％ ｐ ｔ
６ ！／ｃおける（ｋ） 参照）。
４，１０５，１０６をスイッチングさせ、前記各：３ｔ
９４ ｒ ９５ ＋９６て蓄、潰された電荷？順次出力
端子Ｔ４に転送する（第３図時刻ｔ４ ｐ ％ ｐ ｔ
６ ！／ｃおける（ｋ） 参照）。
上記容量９４，９５，９６からの電荷の転送を終了する
とさらにシフトレジスタ７０の出力様７４にスイッチン
グ信号Ｓ４を与えて（第３図（ｄ）参照）スイッチ素子
２０ｊ 、２０に、２０１！ヲオｙにし、寄生容量３０
ｊ 、 ３０ｋ 、 ３０１！に蓄積されていた信号
電荷を上記電荷の転送をし終えた寄生容量９４，９５，
９６に移送して再びこれら容量への電荷蓄積を行にう。
とさらにシフトレジスタ７０の出力様７４にスイッチン
グ信号Ｓ４を与えて（第３図（ｄ）参照）スイッチ素子
２０ｊ 、２０に、２０１！ヲオｙにし、寄生容量３０
ｊ 、 ３０ｋ 、 ３０１！に蓄積されていた信号
電荷を上記電荷の転送をし終えた寄生容量９４，９５，
９６に移送して再びこれら容量への電荷蓄積を行にう。
またこれ゛と同時にシフトレジスタ１１０カらＭＯＳト
ランジスタ１０１．１０２゜１０３の各ゲート電極に再
び時系列的にスイッチング信号ｓ、５ 、 ｓ６ 、
ｓ７を与えて（第３図（θ）＃（ｆ） 、 （ｇ）参照
）ＭＯＳトランジスタ１０１，１０２．１０３ビスイツ
チングさせ、前記各５ｉ ９１ ＊ ９２，９３、に再
度蓄積された電荷を再度出力端子Ｔ４に転送する（第３
図時刻ｔ７’、ｔ、 、ｔ、における（ｋ）参照）。
ランジスタ１０１．１０２゜１０３の各ゲート電極に再
び時系列的にスイッチング信号ｓ、５ 、 ｓ６ 、
ｓ７を与えて（第３図（θ）＃（ｆ） 、 （ｇ）参照
）ＭＯＳトランジスタ１０１，１０２．１０３ビスイツ
チングさせ、前記各５ｉ ９１ ＊ ９２，９３、に再
度蓄積された電荷を再度出力端子Ｔ４に転送する（第３
図時刻ｔ７’、ｔ、 、ｔ、における（ｋ）参照）。
そして上記各！９１，９２．９３からの再度の電荷転送
を終了すると、最後にシフトレジスタ１１０からＭＯＳ
）ランジスタ１０４ ｒ ］、 ０５ ｔ １０６の各
ゲート電４＠シて再び時系列的にスイッチング８８゜Ｓ
９’ 、 Ｓ１０を与えて（第３図（ｈ） 、 （ｉ
） 、 （＋）参照）ＭＯ８Ｉ−ランジスタ１０４−１
０５＊１０６ｆ８でスイッチングさせ、前台己才手量９
４，９５．９６に１町匿畜矛にされにπオ、荷？１１１
度出力端子Ｔ４［転送して（第３図時刻ｔ１０ ＋ シ
、ｌ ｒ ｔｌ！にｔｄげる（ｋ）参照）全ての信号の
読出しを終了ずろ。
を終了すると、最後にシフトレジスタ１１０からＭＯＳ
）ランジスタ１０４ ｒ ］、 ０５ ｔ １０６の各
ゲート電４＠シて再び時系列的にスイッチング８８゜Ｓ
９’ 、 Ｓ１０を与えて（第３図（ｈ） 、 （ｉ
） 、 （＋）参照）ＭＯ８Ｉ−ランジスタ１０４−１
０５＊１０６ｆ８でスイッチングさせ、前台己才手量９
４，９５．９６に１町匿畜矛にされにπオ、荷？１１１
度出力端子Ｔ４［転送して（第３図時刻ｔ１０ ＋ シ
、ｌ ｒ ｔｌ！にｔｄげる（ｋ）参照）全ての信号の
読出しを終了ずろ。
このよ５に、この実施例装置では、薄膜トランジスタか
らなるスイッチ素子２１．ｌａ〜２０Ｊり、）動作時間
ｔを十分長くとることができ、そのため薄膜トランジス
タのスイッチング速度が遅い、あるいはオン抵抗が高い
などの不十分な特性をＢｉうことができる。また、最終
的な外部への信号読出しは高速動作が可能なＭＯＳ）ラ
ンジスタ１０１〜１０６によるため、全ビットの読出し
を短時間に行なうことができる。さらに、スイッチ素子
２０ａ〜２０Ｉ！および共通接続線８１〜８６け光電変
換素子ｌＯと同じ薄膜もしくは厚膜形成ロセスを用いて
同一基板上に作成できるため、先に述べた光電変換素子
と１対１に接続するだめの特別なプロセス等は不安であ
る。ただし、スイッチ素子２０ａ〜２０１！とシフトレ
ジスタ７０の出力線７１〜７４との接続および共通接続
線８１〜８６とＭＯＳ ）ランジスタ１０１〜１０６と
の接続は、従来と同様、ワイヤボンディング等により接
続する必侠があるが、その数は極めて少ない。例えば光
電変換素子１０が、２０４８個あるときに、スイッチ素
子２０の隣合う６４個のゲート７ａ＝共通に接続して上
記光電素子１０’＆３２ブロツクに分けた場合、前記ス
イッチ素子と電荷転送手段との接続線の本数は１２８本
となり、第１図に示した従来装置の約ｌ／２０にするこ
とができる。
らなるスイッチ素子２１．ｌａ〜２０Ｊり、）動作時間
ｔを十分長くとることができ、そのため薄膜トランジス
タのスイッチング速度が遅い、あるいはオン抵抗が高い
などの不十分な特性をＢｉうことができる。また、最終
的な外部への信号読出しは高速動作が可能なＭＯＳ）ラ
ンジスタ１０１〜１０６によるため、全ビットの読出し
を短時間に行なうことができる。さらに、スイッチ素子
２０ａ〜２０Ｉ！および共通接続線８１〜８６け光電変
換素子ｌＯと同じ薄膜もしくは厚膜形成ロセスを用いて
同一基板上に作成できるため、先に述べた光電変換素子
と１対１に接続するだめの特別なプロセス等は不安であ
る。ただし、スイッチ素子２０ａ〜２０１！とシフトレ
ジスタ７０の出力線７１〜７４との接続および共通接続
線８１〜８６とＭＯＳ ）ランジスタ１０１〜１０６と
の接続は、従来と同様、ワイヤボンディング等により接
続する必侠があるが、その数は極めて少ない。例えば光
電変換素子１０が、２０４８個あるときに、スイッチ素
子２０の隣合う６４個のゲート７ａ＝共通に接続して上
記光電素子１０’＆３２ブロツクに分けた場合、前記ス
イッチ素子と電荷転送手段との接続線の本数は１２８本
となり、第１図に示した従来装置の約ｌ／２０にするこ
とができる。
第４図は上述した実施例装置の構造を模式的１ｃ示し１
こものであり、以下同図？参照して実際にこの原稿読取
装置を作製する場合の手順について説明する。ただし第
４図において、第４図（ｂ）は第４図（ａ）のＡ−Ａ部
断面を示すものである。
こものであり、以下同図？参照して実際にこの原稿読取
装置を作製する場合の手順について説明する。ただし第
４図において、第４図（ｂ）は第４図（ａ）のＡ−Ａ部
断面を示すものである。
さてこの装装置において、基板２０１としては絶縁性２
有する例えばガラス、セラミックもしくは表面？グレー
ズ処理したセラミックを用いる。
有する例えばガラス、セラミックもしくは表面？グレー
ズ処理したセラミックを用いる。
まずはじめに、クロム（Ｏｒ）、金（Ａｕ）ｒアルミニ
ウム（Ａｆ）、ニッケル（Ｎｉ）等の金属を例えばで上
記基板２０１に着膜した後フォトリソグラフィーにより
所定のパターンに形成して電極２０２゜２０３．２０４
’ａｊ得る。なお、基板２０１との密着性等を考慮し
てクロム（Ｏｒ ）により上記電極を形成スるのが望ま
しい。次にアモルファスシリコン、多結晶シリコン、セ
レン（Ｓｅ）、セレン（Ｂｅ）−テルル（Ｔｅ）、セレ
ン（Ｓｅ）上床ＣＡ日＞ 、セレン（Ｓｅ）上床（Ａｓ
）−テルル（Ｔｅ）若しくは硫化カドミウム（Ｃｄｓ
）、セレン化カドミウム（ｃａｓｅ）または亜鉛（ｚｎ
）−セレｙ（Ｓｅ）、亜鉛（Ｚｎ） −カドミウム（Ｃ
ａ）−テルル（Ｔｅ）等の半導体薄膜をマスク蒸着等に
より電極２０３，２０４の上に着膜して、光導電性薄膜
２０５．半導体薄膜２０６ヲ形成する。なおこの装置で
は、シランガス（Ｓｉｎ、）のグロー放αにより厚さ０
．１〜１μｍで設けたアモルファスシリコンを用いてこ
れら光導電性薄膜２０５および半導体薄膜２０６０両薄
膜を形成するのが望ましい。さらにこの後、透明導電性
薄膜２０７として工Ｔｏ（Ｉｎ、Ｏ，、Ｓ’ｎＯ，）
Ｙ Ｄ Ｃ！スパッタ等により１５００ Ｈの厚さに着
膜し、マスク蒸着またはフォトリソグラフィー等により
所定形状に整形する。これにより電極２０３と透明導電
性薄膜２０７０オーバーラツプした部、分に前記光電変
換素子１０（第２図参照）が形成される。
ウム（Ａｆ）、ニッケル（Ｎｉ）等の金属を例えばで上
記基板２０１に着膜した後フォトリソグラフィーにより
所定のパターンに形成して電極２０２゜２０３．２０４
’ａｊ得る。なお、基板２０１との密着性等を考慮し
てクロム（Ｏｒ ）により上記電極を形成スるのが望ま
しい。次にアモルファスシリコン、多結晶シリコン、セ
レン（Ｓｅ）、セレン（Ｂｅ）−テルル（Ｔｅ）、セレ
ン（Ｓｅ）上床ＣＡ日＞ 、セレン（Ｓｅ）上床（Ａｓ
）−テルル（Ｔｅ）若しくは硫化カドミウム（Ｃｄｓ
）、セレン化カドミウム（ｃａｓｅ）または亜鉛（ｚｎ
）−セレｙ（Ｓｅ）、亜鉛（Ｚｎ） −カドミウム（Ｃ
ａ）−テルル（Ｔｅ）等の半導体薄膜をマスク蒸着等に
より電極２０３，２０４の上に着膜して、光導電性薄膜
２０５．半導体薄膜２０６ヲ形成する。なおこの装置で
は、シランガス（Ｓｉｎ、）のグロー放αにより厚さ０
．１〜１μｍで設けたアモルファスシリコンを用いてこ
れら光導電性薄膜２０５および半導体薄膜２０６０両薄
膜を形成するのが望ましい。さらにこの後、透明導電性
薄膜２０７として工Ｔｏ（Ｉｎ、Ｏ，、Ｓ’ｎＯ，）
Ｙ Ｄ Ｃ！スパッタ等により１５００ Ｈの厚さに着
膜し、マスク蒸着またはフォトリソグラフィー等により
所定形状に整形する。これにより電極２０３と透明導電
性薄膜２０７０オーバーラツプした部、分に前記光電変
換素子１０（第２図参照）が形成される。
また、２０８は酸化シリコン（、’ＳｉＯ，） 、窒化
シリコン（Ｓ’ａＮ＋）あるいはテラス等の材、糾によ
る絶縁膜であり、所定の部分に多層配線をなし得るだめ
のスルーホールが形成されるよう、蒸着フォトリソグラ
フィーもしくは厚膜印刷等により形成される。さらにそ
の上にクロム（Ｏｒ）、金（Ａｕ）、アルミニウム（Ａ
ｌり、ニッケル（Ｎ１）等を薄膜もしくは厚膜で所定の
パターンに形成することにより、ゲート電極２０９およ
び共通配線２１０を設ける。これＫよってゲート電極２
０９の下に薄膜トランジスタが形成される。これらゲー
ト電極２０９および共通配線２１０の端部はそれぞれワ
イヤボンディング等によりシフトレジスタ７０およびＭ
ｏ８ ）ランジスタ群１００と接続されてこの発明Ｋか
かる原稿読取装置が完成される。
シリコン（Ｓ’ａＮ＋）あるいはテラス等の材、糾によ
る絶縁膜であり、所定の部分に多層配線をなし得るだめ
のスルーホールが形成されるよう、蒸着フォトリソグラ
フィーもしくは厚膜印刷等により形成される。さらにそ
の上にクロム（Ｏｒ）、金（Ａｕ）、アルミニウム（Ａ
ｌり、ニッケル（Ｎ１）等を薄膜もしくは厚膜で所定の
パターンに形成することにより、ゲート電極２０９およ
び共通配線２１０を設ける。これＫよってゲート電極２
０９の下に薄膜トランジスタが形成される。これらゲー
ト電極２０９および共通配線２１０の端部はそれぞれワ
イヤボンディング等によりシフトレジスタ７０およびＭ
ｏ８ ）ランジスタ群１００と接続されてこの発明Ｋか
かる原稿読取装置が完成される。
また、上記シフトレジスタ７０およびＭｏＳトランジス
タ群１００との接続方法としてはワイヤボンディングに
よる例のみを示したが、他に例えば、ハンダ接続やテー
プキャリア等の圧接によっても同様に良好な接続を行な
うことができる。
タ群１００との接続方法としてはワイヤボンディングに
よる例のみを示したが、他に例えば、ハンダ接続やテー
プキャリア等の圧接によっても同様に良好な接続を行な
うことができる。
以上説明したようＶ′Ｃ１この発明にかかる原稿読取装
置によれば、 ｌ）薄膜トランジスタの不十分な特性を補って安門した
高速度の読出しを行なうことｂ−できる。
置によれば、 ｌ）薄膜トランジスタの不十分な特性を補って安門した
高速度の読出しを行なうことｂ−できる。
２）接続線の本数ｂ″−少なくて済むことから、大幅な
信頼性の向上ならびに製造コストの低減を図ることがで
きる。
信頼性の向上ならびに製造コストの低減を図ることがで
きる。
、等々の優れた効果を得ることができる。
Ａ１図は従来の原稿読取装置の構成を示す等価回路図、
第２図はこの発明にかかる原稿読取装置の一実施例構成
を示す等価回路図、第３図は第２図に示した装置の動作
例を示すタイミングチャート、第４図はこの発明にかか
る原稿読取装置の構造例を模式的に示す平面図および断
面図である。 １０・・・光４屯変換素子、２０・・・スイッチ素子、
３０．９’０・・・寄生容量、５０・・・負荷抵抗、６
０・・・バイアス電源、７０，１１０・・・シフトレジ
スタ、１００・・・ｐｘｏｓ）ランジスタ。 第４図 （０） ０１
第２図はこの発明にかかる原稿読取装置の一実施例構成
を示す等価回路図、第３図は第２図に示した装置の動作
例を示すタイミングチャート、第４図はこの発明にかか
る原稿読取装置の構造例を模式的に示す平面図および断
面図である。 １０・・・光４屯変換素子、２０・・・スイッチ素子、
３０．９’０・・・寄生容量、５０・・・負荷抵抗、６
０・・・バイアス電源、７０，１１０・・・シフトレジ
スタ、１００・・・ｐｘｏｓ）ランジスタ。 第４図 （０） ０１
Claims (1)
- 基板上に複数の下層電極を設け、この上に逐時光導電体
および透明導電性上層電極を設けて光電変換素子を形成
した原稿読取装置であって、前記光電変換素子による各
充電変侠出力乞スイッチングするよう前記光電変換素子
に１対１に対応して設けられかつそのゲート′ｉｔ極が
複数個ずつ１ブロツクに共通接続された薄膜トランジス
タと、これら各共通接続部に時系列的に第１のスイッチ
ング信号を与える第１のシフトレジスタと、＠６己薄膜
トランジスタの出力Ｋｍのうち前記ゲート電極が共通接
続、されたブロックの奇数ブロック毎にそれぞれ対応す
る順位にある出力電極を共通接続する第１の接続線群と
、前記薄膜トランジスタの出力電極のうら前記ゲート電
極が共通接続されたブロックの偶数ブロック毎にそれぞ
れ対応する順位にある出力電極を共通接続する第２の接
続線群と、前記第１および第２の接続線群の接続線各々
に対応して前記スイッチングされた光電変換出力を一時
畜積−ｒる一時畜積手段と、これら一時畜積された光電
変換出力を読出すよう各一時畜積手段に１対ＩＫ対応し
て設けられかつその出力電極が共通接続されたＭＯＳ）
ランジスタと、これらＭＯＳ ）ランジスタの各ゲート
電極に対して時系列的に第２のスイッチング信号を与え
る第２のシフトレジスタと２具えたこと乞特徴とする原
稿読取装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175455A JPS5963869A (ja) | 1982-10-04 | 1982-10-04 | 原稿読取装置 |
| NL8302132A NL8302132A (nl) | 1982-10-04 | 1983-06-15 | Inrichting voor het aflezen van een origineel. |
| US06/506,265 US4566040A (en) | 1982-10-04 | 1983-06-21 | Original reading device |
| DE3322533A DE3322533C2 (de) | 1982-10-04 | 1983-06-23 | Vorrichtung zum Lesen einer Originalvorlage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175455A JPS5963869A (ja) | 1982-10-04 | 1982-10-04 | 原稿読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5963869A true JPS5963869A (ja) | 1984-04-11 |
Family
ID=15996364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175455A Pending JPS5963869A (ja) | 1982-10-04 | 1982-10-04 | 原稿読取装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4566040A (ja) |
| JP (1) | JPS5963869A (ja) |
| DE (1) | DE3322533C2 (ja) |
| NL (1) | NL8302132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245061A (ja) * | 1985-08-22 | 1987-02-27 | Hitachi Ltd | 画像読取センサ基板 |
| JPS6395253U (ja) * | 1986-12-11 | 1988-06-20 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115668A (ja) * | 1982-12-22 | 1984-07-04 | Fuji Xerox Co Ltd | 読取印字複写装置 |
| DE3435354A1 (de) * | 1983-09-27 | 1986-01-23 | Kyocera Corp., Kyoto | Photoelektrische wandleranordnung |
| CA1263175A (en) * | 1984-05-28 | 1989-11-21 | Hideyuki Miyazawa | Image reader for image processing apparatus |
| DE3525395A1 (de) * | 1984-07-17 | 1986-01-30 | Canon K.K., Tokio/Tokyo | Bildlesevorrichtung |
| DE3525572A1 (de) * | 1984-07-18 | 1986-01-30 | Ricoh Co., Ltd., Tokio/Tokyo | Bildleser fuer eine bildverarbeitungseinrichtung |
| JPH0683335B2 (ja) * | 1985-04-11 | 1994-10-19 | キヤノン株式会社 | 光電変換装置 |
| US4797561A (en) * | 1985-08-31 | 1989-01-10 | Kyocera Corporation | Reading apparatus with improved performance |
| DE3751242T2 (de) * | 1986-01-24 | 1995-09-14 | Canon Kk | Photoelektrischer Wandler. |
| EP0251563A3 (en) * | 1986-06-17 | 1991-01-09 | Tokyo Electric Co. Ltd. | Photoelectric conversion device |
| JPS639358A (ja) * | 1986-06-30 | 1988-01-16 | Fuji Xerox Co Ltd | 原稿読取装置 |
| US5027226A (en) * | 1987-09-18 | 1991-06-25 | Ricoh Company, Ltd. | Contact type image sensor |
| US5162191A (en) * | 1988-01-05 | 1992-11-10 | Max Levy Autograph, Inc. | High-density circuit and method of its manufacture |
| US5122881A (en) * | 1988-08-10 | 1992-06-16 | Hitachi, Ltd. | Solid-state imaging device with an amplifying FET in each pixel and an output capacitor in each row |
| KR960007914B1 (ko) * | 1992-12-26 | 1996-06-15 | 엘지전자 주식회사 | 밀착 영상 센서 |
| JPH08315579A (ja) * | 1995-05-16 | 1996-11-29 | Oki Micro Design Miyazaki:Kk | シリアルアクセスメモリ装置 |
| DE19956274A1 (de) * | 1998-11-26 | 2000-05-31 | Fuji Photo Film Co Ltd | Vorlagenlesegerät |
| ITBG20010012A1 (it) * | 2001-04-27 | 2002-10-27 | Nastrificio Angelo Bolis Spa | Nastro ornamentale per legature e decorazioni in genere predisposto all'arriciatura spontanea e/o facilitata dei suoi tratti e suo procedime |
| US20040246355A1 (en) * | 2003-06-06 | 2004-12-09 | Ji Ung Lee | Storage capacitor array for a solid state radiation imager |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195373A (ja) * | 1982-05-10 | 1983-11-14 | Nec Corp | 固体光電変換装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3989956A (en) * | 1974-05-16 | 1976-11-02 | Bell Telephone Laboratories, Incorporated | Charge transfer binary counter |
| US4120035A (en) * | 1977-08-16 | 1978-10-10 | International Business Machines Corporation | Electrically reprogrammable transversal filter using charge coupled devices |
| JPS55124358A (en) * | 1979-03-17 | 1980-09-25 | Ricoh Co Ltd | Picture information reading system |
| JPS5672573A (en) * | 1979-11-19 | 1981-06-16 | Ricoh Co Ltd | Self-scanning type photodiode array and its picture information read system |
| US4405857A (en) * | 1980-03-31 | 1983-09-20 | Canon Kabushiki Kaisha | Solid-state photoelectric converter |
| DE3112907A1 (de) * | 1980-03-31 | 1982-01-07 | Canon K.K., Tokyo | "fotoelektrischer festkoerper-umsetzer" |
| US4390791A (en) * | 1980-03-31 | 1983-06-28 | Canon Kabushiki Kaisha | Solid-state photoelectric transducer |
| JPS5711568A (en) * | 1980-06-25 | 1982-01-21 | Fuji Xerox Co Ltd | Reader for original |
-
1982
- 1982-10-04 JP JP57175455A patent/JPS5963869A/ja active Pending
-
1983
- 1983-06-15 NL NL8302132A patent/NL8302132A/nl not_active Application Discontinuation
- 1983-06-21 US US06/506,265 patent/US4566040A/en not_active Expired - Fee Related
- 1983-06-23 DE DE3322533A patent/DE3322533C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195373A (ja) * | 1982-05-10 | 1983-11-14 | Nec Corp | 固体光電変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245061A (ja) * | 1985-08-22 | 1987-02-27 | Hitachi Ltd | 画像読取センサ基板 |
| JPH0588552B2 (ja) * | 1985-08-22 | 1993-12-22 | Hitachi Ltd | |
| JPS6395253U (ja) * | 1986-12-11 | 1988-06-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3322533A1 (de) | 1984-04-05 |
| US4566040A (en) | 1986-01-21 |
| NL8302132A (nl) | 1984-05-01 |
| DE3322533C2 (de) | 1986-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5963869A (ja) | 原稿読取装置 | |
| US4461956A (en) | Solid-state photoelectric converter | |
| US5525813A (en) | Image sensor having TFT gate electrode surrounding the photoelectric conversion element | |
| JPH05160379A (ja) | イメージセンサ及び画像読取装置 | |
| US4589026A (en) | Image sensor | |
| JPS6156912B2 (ja) | ||
| JPH022304B2 (ja) | ||
| JPH0423470A (ja) | イメージセンサ | |
| JPH0237108B2 (ja) | ||
| JPS6313348B2 (ja) | ||
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JPS58125952A (ja) | 原稿読取装置 | |
| JPH03120868A (ja) | イメージセンサ | |
| JPH022305B2 (ja) | ||
| JP3135309B2 (ja) | 光電変換装置及び情報処理装置 | |
| JPS5926154B2 (ja) | 固体撮像装置 | |
| JPH0748786B2 (ja) | イメージセンサ | |
| Ozawa et al. | Recent development in amorphous silicon image sensor | |
| JPS61263156A (ja) | イメ−ジセンサ | |
| JPS58195373A (ja) | 固体光電変換装置 | |
| JPH0328871B2 (ja) | ||
| JP2939505B2 (ja) | 画像読取装置 | |
| JPH0420305B2 (ja) | ||
| JPS59143465A (ja) | 原稿読取装置 | |
| JPH0563901A (ja) | 密着型イメージセンサ |