[go: up one dir, main page]

JPS59501564A - 電気回路ユニツト - Google Patents

電気回路ユニツト

Info

Publication number
JPS59501564A
JPS59501564A JP58502589A JP50258983A JPS59501564A JP S59501564 A JPS59501564 A JP S59501564A JP 58502589 A JP58502589 A JP 58502589A JP 50258983 A JP50258983 A JP 50258983A JP S59501564 A JPS59501564 A JP S59501564A
Authority
JP
Japan
Prior art keywords
chip
circuit unit
electrical
contacts
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58502589A
Other languages
English (en)
Inventor
ブラウン・デヴイツド・フランク
アンステイ−・マイケル・ジヨン
Original Assignee
ダウテイ・エレクトロニク・コンポーネンツ・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダウテイ・エレクトロニク・コンポーネンツ・リミテツド filed Critical ダウテイ・エレクトロニク・コンポーネンツ・リミテツド
Publication of JPS59501564A publication Critical patent/JPS59501564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Connecting Device With Holders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電気回路ユニット 本発明は電気回路ユニットに関する。
以下で詳しく説明する本発明の実施例は、いわゆる“チップ支持体”即ち集積回 路を含む回路ユニット(“チップ)に関するものである。例えば斯様な本発明の 実施例は英国特許出願第8203852号明細書(連続番号2095039 ) の回路アセンブリに利用される。
本発明によれば、2つの主表面が並行して配置された電気絶縁材から成り、それ ぞれの面がその縁部に近接して別々に設けられた複数の電気接点を支持しており 、また電気接続体が電気絶縁材によって支持されておりかつ電気接点に接続され た電気回路ユニットが提また本発明によれば、上、下の主表面を形成する方形の 外形を有する平坦な電気絶縁材を有し、2つの主表面のそれぞれの4辺に沿って 、複数の個別の電気接点を隣接して設け、チップは絶縁材によって支持されかつ 完全に密閉されており、かつ電気接続体はチップと電気接点との間に設けられて いるチップ支持体が提供される。
次に本発明による電気回路ユニットを図示の実施例につき説明する、図において 、 第1図は回路素子の1つを、上部絶縁板を取除いて示す斜視図であり、 第2A図は第1図のユニットの下部絶縁板の平面図であり、 第2B図は第2A図の層の側面図であり、第3A図は第1図のユニットの部分を 構成する絶縁スペーサの平面図であり、 第3B図は第3A図のスペーサの側面図であり、第4図は第1図には示されてい ない第1図のユニットの上部絶縁板を示す平面図であり、 第5図は第1図のユニットに上部絶縁板を載置して示す斜視図であり、 第6図は1つの回路ユニットとラックの部分とを展開した形で示す斜視図であり 、 第7図は間隔保持部材によって連結された2つの回路ユニットの側面図であり、 第8図は間隔保持部材の別の実施例の側面図であり、第9図は第8図の間隔保持 部材を用いて示した第7図に相応する側面図であり、 第10図は第1図のユニットを変形した実施例の第5図に相応する平面図であり 、 第11図は回路ユニットの別の実施例の斜視図であり、 第12図は第11図の回路ユニットを変形した実施例の平面図であり、 第16図はテープ形自動ボンディング装置のテープ上に取付けられたチップを示 し、また 第14図と第15図は、第1′5図に下したテープから第12図のチップ支持体 にチップを移動した段階を示す平面図である。
回路ユニットは例えば正方形のガラス繊維絶繊材またはセラミック材などの適当 な絶縁材料で形成された基体から成る。(この実施例では)それぞれの辺に沿っ て6つの導電性パッドまたは接点6が設けられている。これらの接点は第1図、 第2A図および第2B図に示すような薄板状の条片材料で作らされている。そし てそれぞれの接点は基体の外側縁部に延びており、基体の上面および下面の相互 接続接点バンドを形成している。
前述と類似の絶縁材料から成るスペーサ8が基体5の上部に載置されており、そ の外側寸法は基体の外側の寸法と一致している。例えば第1図に示すように、ス ペーサ8はその内側に外側より低くなった段部10を有する。スペーサ8のそれ ぞれの4つの辺縁部に6つの接点12が設けられており、その場合それぞれの接 点はスペーサの外側面に延在しており、かつスペーサの上面を越えて段部10の エツジまで延びている。
前述のように電気回路装置は回路ユニットの内部に配置される。
本発明のこの実施例において、回路装置は適当な方法で基体5の表面に固定され た集積回路またはチップ14である。16と18で示す電気接続はチップ14上 の種々の点からいずれか1つの接点6と12に向かって形成されている。斯様な 接続はワイヤボンディングまたは他の周知の接続方法によって形成される。接続 体16は接点6即ち基体5上の接点に接続されており、また接続体18は接点1 2即ちスペー、す8の接点に接続されている。
そして回路ユニットは上部絶縁板20(第4図参照)を取付けて完成されろ。上 部絶縁板20もまた例えば前述の材料で形成されており、スペーサ8の段部10 によって形成された凹入部に適合するような大きさおよび形状を有する。このよ うにして上部絶縁板20は回路ユニットを密閉し、かつチップ14と内部接続体 16および18とを保護する。絶縁板20は接着によってその位置が保持される 。それ故第5図は完成されたユニットを示す。完成されたユニットはチップ支持 体を備えており、そのチップ支持体がその2つの主表面の両方に接点バンドを有 することは明らかである。
れた形式の回路アセンブリのように、スロットを有する保持体内に回路素子を組 込めるので、非常に有利である。斯様な回路アセンブリにおいて、この明細書に 示したチップ支持体はラック形式で隣接して並べて取付構造体に嵌込みチップ支 持体の2つの主表〜面上に設けられた接点との電気接続を形成して取付けられる 。
このようにしてスペースが非常に有効に利用されまた冷却が良好に行われるとい った多くの利点が得られる。
第6図に前述のチップ支持体21が示されている。
この場合それぞれの側面に沿った接点の数は6つではなく5つである。チップ支 持体21は隣接して取付けられている。また第6図にはラック組立体の2つの側 壁部22が示されており、ラック組立体は接点6および12に接続される接点2 3を有する。それぞれの側壁部22は冷却を補助する通風孔24を有する。ラッ ク組立体の他の2つの側壁部はわかり易くするために省略している。利用に際し てはすべての4つの側壁部を一緒にフランジして、チップ支持体を隣接して保持 し、かつチップ支持体との電気接続を行う。
またその代りに、前述のチップ支持体を、間隔保持部材を中に挾んで用い、間隔 保持部材によってチップ支持体が相互に電気接続されるようにすることができる 。
斯様な装置を第7図に示し、その場合2つのチップ支持体を25で示し、その場 合チップ支持体25は、適当な絶縁材で形成されかつ中空の中心孔27を有する 間隔保持部材26によって相互に接続されて(・る。
中心孔27を横切って接続体28が延在し、チップ支持体上の接点間を接続して (・る。
このような装置の他の実施例を第8図と第9図に示6 す。これらの実施例において、間隔保持部材26は中空の正方形枠体の形に形成 されており、この枠体の内縁部を通して接続体28が延在しかつ接点6および1 2にはんだ付けされている。
前述のチップ支持体は、2次元の平面上で取付けるように構成されたチップ支持 体即ち回路基″板上では2つの主表面の1つだけにしか接点を形成できないチッ プ支持体と比べて、チップ支持体の対向する面の両方に接点を配設したことによ って、外部接続のためのスペースを最大限に利用できるようになるので有利であ る。それ数本発明によるチップ支持体は接点の数に比べて小形に形成できる。
第10図はまた他の変形実施例を示し、基体5とスペーサ8(第1図参照)は完 成された回路ユニットの角隅部に1架装置などに取付けて用いる際回路ユニット とその接点6および12とを正確に位置決めしかつ整列して配列するための取付 耳29を備えている。
スペーサ8は弾性を有する絶縁材で形成することができ、それによって回路ユニ ットを適へμスロットを有する保持体内に挿入した際、接点6および12の接触 圧力が増加するようになる。接点6および12を、回路ユニットの上面および下 面から幾分突出すように設けると有利である。
基体5および/またはスペーサ8および/または上部絶縁板20を熱放散材料で 製作すると、冷却特性は符表昭59−501564 (4) は改善される。
前述の回路ユニットはチップ支持体として用いることに限定されない。集積回路 チップの代りに任意の回路装置を回路ユニット内に組込み、かつ前述のように電 気接続体を接点に接続することができる。例えば収容する回路装置を1次電池ま たは2次電池とすることができる。またその代りに、回路ユニット内に実際の回 路装置を組込まなくてもよい。例えば単に、種々の接点6および12を、電気接 続体を用いて相互に接続する装置とすることもでき、それらの接点および電気接 続体は、上部絶縁板2oが載置された際、密封されかつ保護される。そして斯様 な回路ユニットは所定の交差接続を形成する交差接続ユニットを提供する。この ようにして、前述の複数の回路ユニットがランク組立体に並べて設けられていて 、(前述の英国特許出願に記載されたアセンブリのように)接点6および12を 電気接続するように配列されたラック形態において、ラック組立体に収容された 1つの回路ユニットを上述の相互接続ユニットとすることができる。そして例え ば相互接続ユニットのいずれかの側に設けられた他のユニットがチップを支持し ているとすれば、相互接続ユニットは所定の形式の相互接続を行う、即ち3つの すべての回路ユニットの接点6および12を介して、隣接するチップ支持体の異 なったチップの部分の間で所望の相互接続が行われる。
第11図はもう1つの回路ユニットを示し、この回路ユニットは第1図のユニッ トの6つの層5,8および20の代りに単一の絶縁材のプレート30で形成され ている点が第1図のユニットとは異なる。
第11図に示すように、単一の絶縁材料のプレート30(例えば前述の材料で形 成される)は、その上面に、4つの側縁部に沿って板状に形成された接点パッド 32を有し、またプレート30の下面には、同様にして板状に形成された接点3 4を有する。上方の面には、集積回路またはチップとすることができる(また他 の適当な形式の回路装置とすることができる)回路素子36が載置され、かつ適 当な方法でプレート30にボンディングされている。所望の場合、回路装置30 を適当に形成された凹入部内に保持することができる。
接続体38は回路装置360種々の部分を通常の形式のワイヤボンディングなど によって上方の接点32に接続する。
同様にして接続体40は回路装置36を下方の接点34に接続する。接続体40 はプレート30の上面に設けられた中間接点パッド42に接続されており、また 中間接点パッド42は金属めっきされた貫通孔44を介してそれぞれ1つの接点 34に接続されている。
ま1こ板30な通して接点34に接続するl−めにこれ以外の方法を用いること もできる。
接続体を接続した後で、回路装置36は上部て密封する部材を取付けることによ って、カプセル化することができる。
第11図に示した形式の単一のプレートはテープ形自動ざンデイング装置を用い て製作する場合非常に有利である。
第12図〜第14図は第11図の回路ユニットを変形した形で示し、かつ回路装 置がどのようにしてテープ形自動ボンディング装置によってその位置に載置され るかが示されている。
第12図は第11図に示された回路ユニットに類似の回路ユニットを示す。第1 2図の回路ユニットは、接点パッド42と金属めつぎされた貫通孔44とを有し ないで、中心部が取除かれて開口50を形成して℃・る。勿論第12図には接点 34は見えていない。
第13図にチップ36の列が示されており、この場合チップ36は通常のテープ 形自動ボンディング方法によってテープ56の開口54に、リード52で取付け られている。
通常のように、テープ56はチップ支持体上に配置され、かつテープ56によっ て支持されたチップ36のうちの1つが開口50(第12図参照)の上部に来る と、チップはテープ56から取除かれかつ第14図に示すように、チップ支持体 に載置される。そしてリード52は接点32のうちの所定の接点にボンデイング されて、所要の電気接続を形成する。
第15図はチップ36の裏側にポンディングパッド58を有するチップ支持体の 反対側を示す。これらのパッドを用いて、チップはワイヤ接続体60によって第 12図〜第15図に記載された装置は、良好に冷却できるので有利である。
絶縁材30を多層に形成してその間に導電層を挾み、容量作用を持たせるように すると有利である。その場合導電層は所定の接点6,12の特定の1つに電気接 続される。
回路ユニットを任意の大きさにしかつ所定数の接点を設けることができる。例え ば−辺の長さが67朋(1インチ半)の正方形の回路ユニットには、それぞれの 辺に2.5 mm (0−1インチ)のピッチで10個または11個の接点を設 けるか、またはその半分のリッチで2倍の数の接点を設けることができる。回路 ユニットは正方形であるが、これに限定されない。回路ユニットは任意の形状で 構成することができる。
FIG、//。
国際調査報告

Claims (1)

  1. 【特許請求の範囲】 12つの主表面を並行して隣接配置した電気絶縁材(5,8,20;30)から 成る電気回路ユニットにおいて、それぞれの面は前記面の縁部に近接して個別に 設けられた複数の電気接点(6,12’;32゜34)を支持しており、また電 気接続体(16,18;38.40;52,60)が前記絶縁材(5,8,20 ;30)によって支持されており、かつ前記接点に接続されていることを特徴と する電気回路ユニット。 2、電気接続体は接点の組を相互に接続している請求の範囲第1項記載の回路ユ ニット。 6 絶縁材(5,8,20;30)によって支持される回路装置(14,36) を有し、かつ前記回路装置が接続体(16,18;38,40;52,60)を 介して電気接点(6,12;32,34)に接続されている請求の範囲第1項ま たは第2項のいずれか“に記載の回路ユニット。 4 回路装置(14,36)は完全に密封されている請求の範囲第1項から第3 項までのいずれか宅記載の回路ユニット。 5 絶縁材は上板(20)と下板(5)との間に保持されたスペーサ(8)の形 になっていて、電気接続体(16,18)を配置する囲繞体を形成している、請 求の範囲第1項または第2項記載の回路ユニット。 6 囲繞体の内部に回路装置(14)を有し、前記回路装置は電気接続体(16 ,18)を介して電気接点(6,12)に接続されている請求の範囲第5項記載 の回路ユニット。 7 電気絶縁材は単一の絶縁材平板(30)から成る請求の範囲第1項または第 2項記載の回路ユニット。 8、回路装置(36)は1つの主表面上に取付けられている請求の範囲第7項記 載の回路ユニット。 9 回路装置は集積回路またはチップ(14,36)である請求の範囲第3’、  4.、 5または8項のいずれかに記載の回路ユニット。 10、回路ユニットは長方形または正方形の外形を有する請求の範囲第1項から 第9項までのいずれかに記載の回路ユニット。 11、上、下の主表面を形成する方形の外形を有する平坦な電気絶縁材(5,8 ,20;30)を有し、前記2つの主表面のそれぞれの4辺に沿って、複数の個 別の電気接点(6,12;32,34)を隣接して設け、チップ(14,36) は絶縁材によって支持されかつ完全に密封されており、かつ電気接続体(16゜ 18;38.40)は前記チップと電気接点との間に設けられていることを特徴 とするチップ支持体。 12、絶縁材はその上方の面にチップ(36)を取付けた単一の正方形の絶縁材 板(30)である請求の範囲第11項記載のチップ支持体。 16 16、チップ(36)は板体(30)を通して延在する金属めっきされた貫通孔 (44)によって、前記板体の下面に設けられた接点(34)に接続されている 請求の範囲第12項記載のチップ支持体。 14、絶縁材料(30)は、前記絶縁材板を貫通しかつチップ(36)より大ぎ な開口(50)を有し、前記チップは開口(50)内に支持されており、かつ少 なくともいくつかの接続体(52)によって前記開口内に支持されている請求の 範囲第16項記載のチップ支持体。 15 チップ(36)はカプセル化材によって被覆されている請求の範囲第12 項から第14項までのいずれかに記載のチップ支持体。 16 絶縁材は数個の接点(6)を有する正方形の絶縁材基板(5)から成り、 前記接点は前記基板の下面の4つの辺縁部に沿って設けられかつ前記のそれぞれ の接点は前記基板の上面に延在しており、絶縁材製で中空の正方形のスペーサ( 8)は基板(5)の大きさになっておりかつ接点(12)を有し、前記接点は前 記スペーサの上面の4つの辺縁部に沿って@けられており、スペーサ(8)はそ の下面で基板(5)の上面に取付けられていて、前記基板の上面と共に、チップ (14)を取付ける囲繞体を形成しており、スペーサ(8)の大きさは基板(5 )上の接点(6)の延長部が前記囲繞体の内部に延在するよ5になっており、電 気接続体(16,18)は前記囲繞体の内部で前記延長部と、スペーサ(8)の 上面の接点(12)とを接続しており、また絶縁材料の上板(2o)は前記囲繞 体を閉鎖するが前記スペーサの上面の接点(12)は被覆しないようにした請求 の範囲第11項記載のチップ支持体。 1Z スペーサ(8)の上面はその内側に沼って設けられた段部(10)を有し 、前記段部上に上板を載置した請求の範囲第16項記載のチップ支持体。 18、チップ支持体(25)は、それぞれのユニットの主表面がそれぞれ隣接す るユニットの主表面の1つに、平行に向き合って、隣接して設けられており、前 記チップ支持体はそれぞれ間隔保持部材(22;26)によって間隔が保持され 、前記間隔保持部材は電気接点を有する電気接触接続体を構成している請求の範 囲第11項から第17項までのいずれかに記載のチップ支持体アセンブリ。 19 間隔保持部材は少なくとも1つの絶縁材製の連続部材(22)から成り、 前記連続部材はそれぞれチップ支持体の縁部を収容しかつ支持しかつ位置決めす る複数の隣接して設けられたスロットを有し、前記のスロットは、チップ支持体 上の接点に接続される導電性の範囲(24)を有する請求の範囲第18項記載の チップ支持体アセンブリ。 204つの連続部材(22)を有し、前記連続部材5 のそれぞれのスロットはそれぞれ1つのチップ支持体の4つの辺縁部のうちのそ れぞれ1つを収容しかつ支持しかつ位置決めする請求の範囲第19項記載のチッ プ支持体アセンブリ。 21 間隔保持部材は複数の別個のスペーサ(26)から成り、前記それぞれの スペーサはそれぞれ1組のチップ支持体間に設けられている請求の範囲第18項 記載のチップ支持体アセンブリ。
JP58502589A 1982-08-10 1983-08-08 電気回路ユニツト Pending JPS59501564A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8222947 1982-08-10
GB8222947EEDK 1982-08-10

Publications (1)

Publication Number Publication Date
JPS59501564A true JPS59501564A (ja) 1984-08-30

Family

ID=10532209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58502589A Pending JPS59501564A (ja) 1982-08-10 1983-08-08 電気回路ユニツト

Country Status (10)

Country Link
US (1) US4638348A (ja)
EP (1) EP0115514B1 (ja)
JP (1) JPS59501564A (ja)
AT (1) AT398254B (ja)
CA (1) CA1211859A (ja)
CH (1) CH659541A5 (ja)
DE (1) DE3367699D1 (ja)
GB (1) GB2127217B (ja)
IT (1) IT1194368B (ja)
WO (1) WO1984000851A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3603947A1 (de) * 1986-02-06 1987-08-13 Stiehl Hans Henrich Dr System zur dosierung von luftgetragenen ionen mit hoher genauigkeit und verbessertem wirkungsgrad zur eliminierung elektrostatischer flaechenladungen
US4991927A (en) * 1986-03-25 1991-02-12 Dowty Electronic Components Limited Interconnection systems for electrical circuits
DE3788029T2 (de) * 1986-03-25 1994-03-17 Anstey Michael J Verbindungssystem für elektrische schaltungen.
US4858072A (en) * 1987-11-06 1989-08-15 Ford Aerospace & Communications Corporation Interconnection system for integrated circuit chips
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4907128A (en) * 1988-12-15 1990-03-06 Grumman Aerospace Corporation Chip to multilevel circuit board bonding
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
US5502278A (en) * 1989-05-30 1996-03-26 Thomson Composants Militaires Et Spatiaux Encased electronic circuit with chip on a grid zone of conductive contacts
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
GB2236020A (en) * 1989-09-12 1991-03-20 Plessey Co Plc Electronic circuit package
US5008492A (en) * 1989-10-20 1991-04-16 Hughes Aircraft Company High current feedthrough package
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5754399A (en) * 1992-09-30 1998-05-19 International Business Machines Corporation Direct coupled CPU package
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5528463A (en) * 1993-07-16 1996-06-18 Dallas Semiconductor Corp. Low profile sockets and modules for surface mountable applications
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
KR19990058460A (ko) * 1997-12-30 1999-07-15 김영환 스택 칩 패키지
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6552264B2 (en) 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) * 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6897565B2 (en) * 2001-10-09 2005-05-24 Tessera, Inc. Stacked packages
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
KR20050054959A (ko) * 2002-09-25 2005-06-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 커넥터, 칩 카드 판독기, 이동 전화기 및 pda
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US6840794B2 (en) * 2003-03-31 2005-01-11 Intel Corporation Apparatus and methods for cooling a processor socket
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US8555096B2 (en) * 2009-08-07 2013-10-08 Advanced Processor Architectures, Llc Method and apparatus for selectively placing components into a sleep mode in response to loss of one or more clock signals or receiving a command to enter sleep mode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614541A (en) * 1969-04-08 1971-10-19 North American Rockwell Package for an electronic assembly
JPS51139778A (en) * 1975-05-28 1976-12-02 Toshiba Corp Electronic circuit apparatus
JPS5619040B2 (ja) * 1974-05-16 1981-05-02
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404215A (en) * 1966-04-14 1968-10-01 Sprague Electric Co Hermetically sealed electronic module
JPS4919023B1 (ja) * 1970-01-02 1974-05-14
DE2124887C3 (de) * 1971-05-19 1980-04-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Elektrisches Bauelement, vorzugsweise Halbleiterbauelement, mit Folienkontaktierung
JPS5914894B2 (ja) * 1978-08-03 1984-04-06 日本碍子株式会社 セラミツクパツケ−ジ
JPS55115351A (en) * 1979-02-26 1980-09-05 Fujitsu Ltd Ic stem
JPS55124248A (en) * 1979-03-20 1980-09-25 Nec Corp Leadless package
DE3030763A1 (de) * 1979-08-17 1981-03-26 Amdahl Corp., Sunnyvale, Calif. Packung fuer eine integrierte schaltung in plaettchenform
JPS56126948A (en) * 1980-03-12 1981-10-05 Hitachi Ltd Highly integrated semiconductor
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
GB2056772B (en) * 1980-08-12 1983-09-01 Amdahl Corp Integrated circuit package and module
GB2095039B (en) * 1981-02-10 1984-09-19 Brown David F Circuit assembly
FR2501414A1 (fr) * 1981-03-06 1982-09-10 Thomson Csf Microboitier d'encapsulation de pastilles de semi-conducteur, testable apres soudure sur un substrat

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614541A (en) * 1969-04-08 1971-10-19 North American Rockwell Package for an electronic assembly
JPS5619040B2 (ja) * 1974-05-16 1981-05-02
JPS51139778A (en) * 1975-05-28 1976-12-02 Toshiba Corp Electronic circuit apparatus
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic

Also Published As

Publication number Publication date
CA1211859A (en) 1986-09-23
AT398254B (de) 1994-11-25
CH659541A5 (fr) 1987-01-30
GB2127217A (en) 1984-04-04
US4638348A (en) 1987-01-20
ATA904383A (de) 1994-02-15
WO1984000851A1 (en) 1984-03-01
GB2127217B (en) 1986-05-08
DE3367699D1 (en) 1987-01-02
EP0115514B1 (en) 1986-11-12
EP0115514A1 (en) 1984-08-15
IT8322493A0 (it) 1983-08-09
IT1194368B (it) 1988-09-22
GB8321375D0 (en) 1983-09-07

Similar Documents

Publication Publication Date Title
JPS59501564A (ja) 電気回路ユニツト
US4147889A (en) Chip carrier
US4103318A (en) Electronic multichip module
US5943213A (en) Three-dimensional electronic module
US4089575A (en) Connector for connecting a circuit element to the surface of a substrate
US6893899B2 (en) Contact member stacking system and method
US4338621A (en) Hermetic integrated circuit package for high density high power applications
JP2724312B2 (ja) Icチップ・キャリアパッケージ
US4459607A (en) Tape automated wire bonded integrated circuit chip assembly
US4672418A (en) Integrated circuit packages
JPH0744239B2 (ja) チツプ・キヤリアと集積半導体チツプを有するモジユール
JPS58123748A (ja) 半導体装置用パツケ−ジ及びその製造方法
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
JPS59165441A (ja) 電力用半導体装置
US3202869A (en) Electrical apparatus with insulated heat conducting members
US4594641A (en) Decoupling capacitor and method of formation thereof
US3719860A (en) Circuit component mounting with cooling plate
US3184649A (en) Miniature circuit assembly
KR920007209B1 (ko) 집적회로 메모리 칩용 플래트 팩키지
JPS5996759A (ja) 半導体装置
JPS6331409Y2 (ja)
JPS629222B2 (ja)
US3365536A (en) Circuit module
JPS63261738A (ja) 集積回路担持用電気的構成要素
JPS62213268A (ja) 多層の結合及び配線回路