JPS5936941A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5936941A JPS5936941A JP14705282A JP14705282A JPS5936941A JP S5936941 A JPS5936941 A JP S5936941A JP 14705282 A JP14705282 A JP 14705282A JP 14705282 A JP14705282 A JP 14705282A JP S5936941 A JPS5936941 A JP S5936941A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- forming
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係わり。
特にフィールド領域における素子分離作用の確実化をは
かった半導体装置の製造方法に関する。
かった半導体装置の製造方法に関する。
近年、半導体装置の微細化及び高密度化に伴い、各種の
素子分離技術が開発されている。素子分離に際しては、
寄生チャネルによる絶縁不良を防止し、かつ寄生容聞を
小さくする必要がある。このため、半導体基板の菓子形
成領域間のフィールド領域に厚い酸化膜を埋め込む方法
が注目されている。
素子分離技術が開発されている。素子分離に際しては、
寄生チャネルによる絶縁不良を防止し、かつ寄生容聞を
小さくする必要がある。このため、半導体基板の菓子形
成領域間のフィールド領域に厚い酸化膜を埋め込む方法
が注目されている。
このような索子分離技術として、最近ＢＯＸ（Ｂｕｒｙ
ｌｎｇ ０ｘ１ｄｅ １ｎｔｏ ５ｉｌｉｃｏｎ Ｑｒ
ｏｏｖｅ ） 法が開発された（特公昭５４−３６０
３４号）。このＢＯＸ法では、まず半導体基板の素子形
成領域上に耐エツチング及び耐イオン注入用マスクツ４
り−ンを設け、半導体基板のフィールド領域を選択エツ
チングして溝部を形成し、この溝部に反転防止のための
イオン注入を行う。次いで、上６己溝部にリフトオフ法
を用いて酸化膜を埋め込み基板表面を平坦化する。かく
して素子分離工程が施された試料は、その表面が平坦化
されているので、後続する菓子形成工程や酸線形成工程
等におけるリングラフィ精度が高いものとなる。゛また
、素子形成領域上に予め形成しておくｉｔ エツチング
及び耐イオンエツチング用マスクツｆターンによシ菓子
形成領域の寸法が規定されるので、該領域の寸法誤差を
少なくすることができ、筒集積化に極めて優れている。
ｌｎｇ ０ｘ１ｄｅ １ｎｔｏ ５ｉｌｉｃｏｎ Ｑｒ
ｏｏｖｅ ） 法が開発された（特公昭５４−３６０
３４号）。このＢＯＸ法では、まず半導体基板の素子形
成領域上に耐エツチング及び耐イオン注入用マスクツ４
り−ンを設け、半導体基板のフィールド領域を選択エツ
チングして溝部を形成し、この溝部に反転防止のための
イオン注入を行う。次いで、上６己溝部にリフトオフ法
を用いて酸化膜を埋め込み基板表面を平坦化する。かく
して素子分離工程が施された試料は、その表面が平坦化
されているので、後続する菓子形成工程や酸線形成工程
等におけるリングラフィ精度が高いものとなる。゛また
、素子形成領域上に予め形成しておくｉｔ エツチング
及び耐イオンエツチング用マスクツｆターンによシ菓子
形成領域の寸法が規定されるので、該領域の寸法誤差を
少なくすることができ、筒集積化に極めて優れている。
しかしながら、この釉の方法にあっては次のような問題
があった。すなわち、前記イオン注入の除、溝部の底部
には比較的多量のイオンが注入されるが、前部の側壁に
μイオンは殆んど注入されない。このため、製造された
半導体装置において溝部の側壁に寄生チャネルが生じる
虞れがあり、十分な素子分離を行うことはできなかった
。第１図は前述した素子分離工程の後納Ｍｌ” −）型
電界効果トランジスタを形成した場合の、ダート印加電
圧Ｖｇとドレイン電流Ｉｄとの関係を示す特性図である
。本来の望ましい曲線Ａに寄生トランジスタの特性曲線
Ｂが加わシ、実際には曲＆ＩＣの特性を示してしまう。
があった。すなわち、前記イオン注入の除、溝部の底部
には比較的多量のイオンが注入されるが、前部の側壁に
μイオンは殆んど注入されない。このため、製造された
半導体装置において溝部の側壁に寄生チャネルが生じる
虞れがあり、十分な素子分離を行うことはできなかった
。第１図は前述した素子分離工程の後納Ｍｌ” −）型
電界効果トランジスタを形成した場合の、ダート印加電
圧Ｖｇとドレイン電流Ｉｄとの関係を示す特性図である
。本来の望ましい曲線Ａに寄生トランジスタの特性曲線
Ｂが加わシ、実際には曲＆ＩＣの特性を示してしまう。
これは、トランジスタのＯＦＦ状態でのリーク電流の原
因となシ、集積回路の誤動作や菓子破壊を招く要因とな
る。このように、ＢＯＸ法を用いても確実な素子分離を
行うことはできなかった。
因となシ、集積回路の誤動作や菓子破壊を招く要因とな
る。このように、ＢＯＸ法を用いても確実な素子分離を
行うことはできなかった。
本発明の目的は、素子形成領域の寸法誤差を少なくし配
線形成工程のリングラフィ精度を賃くできるのは勿論の
こと、寄生チャネルの発生を有効に防止することができ
、素子分離の確実化及び素子特性の向上等に寄与し得る
半導体装置の製造方法を提供することにある。
線形成工程のリングラフィ精度を賃くできるのは勿論の
こと、寄生チャネルの発生を有効に防止することができ
、素子分離の確実化及び素子特性の向上等に寄与し得る
半導体装置の製造方法を提供することにある。
本発明の骨子は、半導体基板のフィールド領域をなす溝
部の側部に、基板と同等′１を型の不純物を有効にドー
ピングし、寄生チャネルの発生を確実に防止することに
ある。
部の側部に、基板と同等′１を型の不純物を有効にドー
ピングし、寄生チャネルの発生を確実に防止することに
ある。
すなわち本発明は、ＢＯＸ法を用いる半導体装置の製造
方法において、′Ｐ導体基板上の全面に第１の絶縁膜を
形成したのち、半導体基板の素子形成領域上に多結晶シ
リコン脱酸いは金ＮＵからなる第１のマスクツ母ターン
を形成し、次いで第１のマスクツ９ター／の少なくとも
側部にメタルシリサイドからなる第２のマスクツ母ター
ンを形成し、次いでこれら第１及び紀２のマスク・母タ
ーンをマスクとし上記絶縁膜及び半導体基板を選択エツ
チングして溝部を形成し、次いで上記第２のマスクパタ
ーンを除去し１次いで上記第１のマスクパターンをマス
クとして半導体基板に該基板と同導電型の不純物をドー
ピングし、しかるのち上記溝部に第２の絶縁膜を埋め込
むようにした方法である。
方法において、′Ｐ導体基板上の全面に第１の絶縁膜を
形成したのち、半導体基板の素子形成領域上に多結晶シ
リコン脱酸いは金ＮＵからなる第１のマスクツ母ターン
を形成し、次いで第１のマスクツ９ター／の少なくとも
側部にメタルシリサイドからなる第２のマスクツ母ター
ンを形成し、次いでこれら第１及び紀２のマスク・母タ
ーンをマスクとし上記絶縁膜及び半導体基板を選択エツ
チングして溝部を形成し、次いで上記第２のマスクパタ
ーンを除去し１次いで上記第１のマスクパターンをマス
クとして半導体基板に該基板と同導電型の不純物をドー
ピングし、しかるのち上記溝部に第２の絶縁膜を埋め込
むようにした方法である。
また、本発明は前記第１のマスクツリーンを形成したの
ち、前ｉＭ＋：［２のマスクパターンを形成する前に前
記不純物１・゛−ピング工程を行い。
ち、前ｉＭ＋：［２のマスクパターンを形成する前に前
記不純物１・゛−ピング工程を行い。
さらに前記構部を形成したのち再び不純物ドーピング工
程を行うようにした方法である。
程を行うようにした方法である。
また、本発明は前記第１のマスクツ９ターンとして多結
晶シリコン膜を用いると共に、前記第２のマスクツｆタ
ーンとして多結晶シリコン膜表面のみに金ＰＡ股を選択
被着可能な技術にょシ被看された金属膜を用いるようＫ
した方法である。
晶シリコン膜を用いると共に、前記第２のマスクツｆタ
ーンとして多結晶シリコン膜表面のみに金ＰＡ股を選択
被着可能な技術にょシ被看された金属膜を用いるようＫ
した方法である。
本発明によれば、従来のＢＯＸ法と同様に素子形成領域
の寸法誤差を少なくでき、配線形成工程のリングラフィ
精度を高くすることができる。
の寸法誤差を少なくでき、配線形成工程のリングラフィ
精度を高くすることができる。
しかも、第１のマスクツｆターンをマスクとして不純物
をドーピングすることにょシ、第２のマスク・ｆターン
で規定される溝部の側部に基板と同導電型の不純物を十
分ドーピングすることができる。このため、寄生チャネ
ルの発生を有効に防止することができ、素子分離の確実
化及び素子特性の向上をはがシ得る。したがって、集積
回路の製造において絶大なる効果を発揮する。
をドーピングすることにょシ、第２のマスク・ｆターン
で規定される溝部の側部に基板と同導電型の不純物を十
分ドーピングすることができる。このため、寄生チャネ
ルの発生を有効に防止することができ、素子分離の確実
化及び素子特性の向上をはがシ得る。したがって、集積
回路の製造において絶大なる効果を発揮する。
”！＆、ｉ２のマスクｉ’Ｌ？ターンをセルファライン
で形成する・ことができるので、このマスクツ９ターン
を形成することによる加工精度の低下はない。さらに、
第２のマスクパターンは金属膜と多結晶シリコン換との
反応によ多形成されるので、これらのいずれかの膜厚を
制御するのみで、第２のマスクツヤターンの寸法を制御
性良く規定することができる。同様に、第２のマスクツ
やターンとして金属膜を選択被着させる場合も被着膜厚
を制御性良く規定できるので、第２のマスク・ぞターン
を寸法制御性良く形成し得る等の効果を奏する。
で形成する・ことができるので、このマスクツ９ターン
を形成することによる加工精度の低下はない。さらに、
第２のマスクパターンは金属膜と多結晶シリコン換との
反応によ多形成されるので、これらのいずれかの膜厚を
制御するのみで、第２のマスクツヤターンの寸法を制御
性良く規定することができる。同様に、第２のマスクツ
やターンとして金属膜を選択被着させる場合も被着膜厚
を制御性良く規定できるので、第２のマスク・ぞターン
を寸法制御性良く形成し得る等の効果を奏する。
第２図（ａ）〜（ｊ）は本発明の第１の実施例に係わる
ＭＯＳ ＋−ランジスタ製造工程を示す断面図である。
ＭＯＳ ＋−ランジスタ製造工程を示す断面図である。
′まず、第２図（、）に示す如く比抵抗５〜５０〔Ω−
画〕のＰ型（１００）シリコン基板（半導体基板）ｌ上
に厚さ５’００［Ｘ）の熱酸化膜（第１の絶縁膜）２を
形成し、この熱酸化膜２上に多結晶シリコン膜（第１の
マスク・ぐターン）３を形成した。多結晶シリコン膜３
は後工程においてエツチング及びイオン注入のマスクと
なるものであυ％累菓子成領域に対応したｉ９ターンと
なっている。次いで、第２図（ｂ）に示す如く多結晶シ
リコン膜３をマスクとして用い、基板１内に加速電圧２
０〜５０［ｋｅＶ］、ドーズＭＩＸＩ・０＋ｚ（ｃｍ−
ｓ）でホウ素（Ｂ ）をイオン注入した。ここで、図
中４に示す部分がイオン注入領域である。
画〕のＰ型（１００）シリコン基板（半導体基板）ｌ上
に厚さ５’００［Ｘ）の熱酸化膜（第１の絶縁膜）２を
形成し、この熱酸化膜２上に多結晶シリコン膜（第１の
マスク・ぐターン）３を形成した。多結晶シリコン膜３
は後工程においてエツチング及びイオン注入のマスクと
なるものであυ％累菓子成領域に対応したｉ９ターンと
なっている。次いで、第２図（ｂ）に示す如く多結晶シ
リコン膜３をマスクとして用い、基板１内に加速電圧２
０〜５０［ｋｅＶ］、ドーズＭＩＸＩ・０＋ｚ（ｃｍ−
ｓ）でホウ素（Ｂ ）をイオン注入した。ここで、図
中４に示す部分がイオン注入領域である。
次に、第２図（Ｃ）に示す如く試料全面に白金膜（金属
膜）５を０．０５〔μｍ）蒸涜Ｊし成した。次いで、こ
の試料を５５０〔℃〕で１０分間熱処理することによシ
、第２図（ｄ）に示す如く多結晶シリコン膜３の表面に
接する白金膜５のみをＳｌと反応させてプラチナシリサ
イドＭ（第２のマスクパターン）６を形成した。続いて
、王水を用い第２図（ｅ）に示す如く未反応の白金膜５
を除去した。
膜）５を０．０５〔μｍ）蒸涜Ｊし成した。次いで、こ
の試料を５５０〔℃〕で１０分間熱処理することによシ
、第２図（ｄ）に示す如く多結晶シリコン膜３の表面に
接する白金膜５のみをＳｌと反応させてプラチナシリサ
イドＭ（第２のマスクパターン）６を形成した。続いて
、王水を用い第２図（ｅ）に示す如く未反応の白金膜５
を除去した。
その後、プラチナシリサイド族６をマスクとして熱酸化
膜２及び基板Ｊを選択エツチングすることりこよシ、第
２図（ｆ）に示す如く溝部７を形成した。ここで、上記
エツチングには寸法精度の置い異方性ドライエツチング
法を用いた。次いで、第２図（ｇ）に示す如くプラチナ
シリサイド膜６をマスクと１７て、基板１に加速電圧２
０〜５０ ［１＜ｅＶ ］、ドーズｊ（１１Ｘ １０”
〔ｃｍ−” 〕でＢ を１ｆびイオン注入した。ここ
で、図中８に示す部分がイオン注入領域でｐる。かくし
て形成された構造は、基板１のフィールド領域に溝部７
が設けられ、溝部７の側部及び底部にＢ が十分ドーピ
ングされたものとなっている。
膜２及び基板Ｊを選択エツチングすることりこよシ、第
２図（ｆ）に示す如く溝部７を形成した。ここで、上記
エツチングには寸法精度の置い異方性ドライエツチング
法を用いた。次いで、第２図（ｇ）に示す如くプラチナ
シリサイド膜６をマスクと１７て、基板１に加速電圧２
０〜５０ ［１＜ｅＶ ］、ドーズｊ（１１Ｘ １０”
〔ｃｍ−” 〕でＢ を１ｆびイオン注入した。ここ
で、図中８に示す部分がイオン注入領域でｐる。かくし
て形成された構造は、基板１のフィールド領域に溝部７
が設けられ、溝部７の側部及び底部にＢ が十分ドーピ
ングされたものとなっている。
矢に、前記プラチナシリサイド膜６及び多結晶シリコン
膜３を除去ｔ７たのち、第２図（ｂ）に示す如く試料上
に気相成長法を用い２酸化シリコン１（Ｑ（第２の絶縁
膜）９を堆積し、その上にレジスト膜１０をスピンコー
ドしその表面を平坦化した。ここで、上記２酸化シリコ
ン膜９を堆積する前工程とし、前記プラチナシリサイド
膜６を除去したのち試料上に２酸化シリコン膜を堆積し
、１欠いてこの２酸化シリコン膜を希弗酸浴液でエツチ
ングし素子形成領域とフィールド領域との段差部の２酸
化シリコン膜を選択的に除去する。続いて、前記多結晶
シリコン膜３を除去し、その後前記２酸化シリコン膜９
及びレソス）Ｉｔｌ Ｏの形成工程を行うようにしても
よい。次いで、レジスト膜１０及び２酸化シリコンＭ９
をそれぞれのエツチング速度が等しい条件下で、基板１
が露出するまでエツチングすることにより、第２図（１
）に示す如く前記溝部７に２酸化シリコン膜９を残存せ
Ｌ−め、その表面を平坦化した。これによシ、シリコン
基板ノのフィールド領域をなす溝部７に２酸化シリコン
膜９が平坦に埋め込まれ、かつ溝部７の底部のみならず
側部にも基板１と同導電型の不純物Ｂ″′が十分にドー
ピングされた構造が実現されることになる。
膜３を除去ｔ７たのち、第２図（ｂ）に示す如く試料上
に気相成長法を用い２酸化シリコン１（Ｑ（第２の絶縁
膜）９を堆積し、その上にレジスト膜１０をスピンコー
ドしその表面を平坦化した。ここで、上記２酸化シリコ
ン膜９を堆積する前工程とし、前記プラチナシリサイド
膜６を除去したのち試料上に２酸化シリコン膜を堆積し
、１欠いてこの２酸化シリコン膜を希弗酸浴液でエツチ
ングし素子形成領域とフィールド領域との段差部の２酸
化シリコン膜を選択的に除去する。続いて、前記多結晶
シリコン膜３を除去し、その後前記２酸化シリコン膜９
及びレソス）Ｉｔｌ Ｏの形成工程を行うようにしても
よい。次いで、レジスト膜１０及び２酸化シリコンＭ９
をそれぞれのエツチング速度が等しい条件下で、基板１
が露出するまでエツチングすることにより、第２図（１
）に示す如く前記溝部７に２酸化シリコン膜９を残存せ
Ｌ−め、その表面を平坦化した。これによシ、シリコン
基板ノのフィールド領域をなす溝部７に２酸化シリコン
膜９が平坦に埋め込まれ、かつ溝部７の底部のみならず
側部にも基板１と同導電型の不純物Ｂ″′が十分にドー
ピングされた構造が実現されることになる。
々お、これ以降は通常の工程によυ第２図（」）に示す
如くダート絶縁膜１０及び多結晶シリコンダート１１が
形成される。さらに、第３図に第２図（ｊ）の矢視Ａ−
Ａ断面を示す如く砒素イオン（ＡＭ＋）注入等によシン
ース・ ドレイン１２＊。
如くダート絶縁膜１０及び多結晶シリコンダート１１が
形成される。さらに、第３図に第２図（ｊ）の矢視Ａ−
Ａ断面を示す如く砒素イオン（ＡＭ＋）注入等によシン
ース・ ドレイン１２＊。
１２ｂを形成し、その後配線パターン形成等を行うこと
によってＭＯＳ ）ランジスタが作成されることになる
。
によってＭＯＳ ）ランジスタが作成されることになる
。
かくして本実施例によれば、フィールド領域をなす溝部
７の底部のみならず側部にも十分なる不純物ドーピング
を行うことができるので、作成されたＭＯＳ ）ランジ
スタの寄生チャネル発生を確実に防止することができる
。また、溝部７の側部におけるイオン注入領域の幅は、
前記第２図（ｃ）における白金膜５の蒸着厚さによｐ制
御住良く規定することができる。このため、溝部７の側
部にドーピングすべき不純物ドーピング領域のＩｌｍを
、必要とする幅に精度良く規定すること〃Ｓでき、ＭＯ
Ｓ ）ランマスク製造上における有用性は極めて高いも
のである。
７の底部のみならず側部にも十分なる不純物ドーピング
を行うことができるので、作成されたＭＯＳ ）ランジ
スタの寄生チャネル発生を確実に防止することができる
。また、溝部７の側部におけるイオン注入領域の幅は、
前記第２図（ｃ）における白金膜５の蒸着厚さによｐ制
御住良く規定することができる。このため、溝部７の側
部にドーピングすべき不純物ドーピング領域のＩｌｍを
、必要とする幅に精度良く規定すること〃Ｓでき、ＭＯ
Ｓ ）ランマスク製造上における有用性は極めて高いも
のである。
第４図（、）〜（ｄ）は第２の実施例に係わる製造工程
を示す断面図である。なお、第２図（＆）〜（ｊ）と同
一部分には同一符号を付して、その詳しい説明は省略す
る。この実施例が先に説明した第１の実施例と異なる点
は、前記フィールド領域へのイオン注入工程を１回で済
ませるようにしたことにある。すなわち、前記第２図（
＆）に示した熱酸化膜２及び多結晶シリコン族３の形成
後、イオン注入を行うことなく第４図（ａ）に示す如く
白金膜５を形成した。次いで、先のシ（１の実施例と同
仔に第４図（ｂ）に示す如くプラチナシリサイド膜６を
形成したのち、シリサイド化されなかった白金膜５を除
去し、次いで同図（ｃ）に示す如くプラチナシリサイド
膜６をマスクとして熱酸化Ｍ２及び基板ｌを選択エツチ
ングすることによシ溝部７を形成した。しかるのち、第
４図（ｄ）に示す如くプラチナシリサイド膜６を除去し
、その後多結晶シリコンｊ換３をマスクとして基板ＩＫ
Ｂ のイオン注入を行った。
を示す断面図である。なお、第２図（＆）〜（ｊ）と同
一部分には同一符号を付して、その詳しい説明は省略す
る。この実施例が先に説明した第１の実施例と異なる点
は、前記フィールド領域へのイオン注入工程を１回で済
ませるようにしたことにある。すなわち、前記第２図（
＆）に示した熱酸化膜２及び多結晶シリコン族３の形成
後、イオン注入を行うことなく第４図（ａ）に示す如く
白金膜５を形成した。次いで、先のシ（１の実施例と同
仔に第４図（ｂ）に示す如くプラチナシリサイド膜６を
形成したのち、シリサイド化されなかった白金膜５を除
去し、次いで同図（ｃ）に示す如くプラチナシリサイド
膜６をマスクとして熱酸化Ｍ２及び基板ｌを選択エツチ
ングすることによシ溝部７を形成した。しかるのち、第
４図（ｄ）に示す如くプラチナシリサイド膜６を除去し
、その後多結晶シリコンｊ換３をマスクとして基板ＩＫ
Ｂ のイオン注入を行った。
かくして形成された試料は、前記第２図（ｇ）に示した
のと同様に溝部７の底部及び側部にＢ＋がイオン注入さ
れた構造となる。したがって、先の第１の実施例と同様
の効果を奏するのは勿論、イオン注入工程を１回だけ少
なくし得る等の利点がある。なお、第４図（ｄ）に示し
た状態の後は前記第２図（ｈ）〜（Ｊ）に示す工程上１
旬るデの工程が施され、ＭＯＳトランジスタが作成され
ることになる。
のと同様に溝部７の底部及び側部にＢ＋がイオン注入さ
れた構造となる。したがって、先の第１の実施例と同様
の効果を奏するのは勿論、イオン注入工程を１回だけ少
なくし得る等の利点がある。なお、第４図（ｄ）に示し
た状態の後は前記第２図（ｈ）〜（Ｊ）に示す工程上１
旬るデの工程が施され、ＭＯＳトランジスタが作成され
ることになる。
第５図（、）〜（Ｃ）は第３の実施例に係わる製造工程
を示す断面図である。なお、第１図（、）〜（ｊ）と同
一部分には同一符号を伺して、その詳しい説明は省略す
る。この実施例が先の第１の実施例と異なる点は、前記
第２のマスクとして金属膜を用いることにある。この実
施例では、まず、第５ ｉ （ａ）に示す如くシリコン
基板１上に熱酸化１１０２、多結晶シリコン膜３及びシ
リコン窒化膜１３を順次形成したのち、シリコン窒化膜
１３及び多結晶シリコン膜３を選択エツチングしこ九ら
の膜３，１３を素子形成領域上に残す。続いて、上記各
膜３，１３をマスクとして基板１にＢ＋をイオン注入し
た。仄いで、多結晶シリコン１模３の露出面のみに金属
膜を蒸着できる選択蒸着技術を用い、第５図（ｂ）に示
す如く多結晶シリコン膜３の側部にＡｅ等の金属膜（第
２のマスクパターン）７４を形ルｌｊＬンそ。ここで、
前記シリコン窒化膜１３は必すしも必要なものではなく
、多結晶シリコン膜３の全面に金属膜Ｊ４を蒸着するよ
うにしてもよい。
を示す断面図である。なお、第１図（、）〜（ｊ）と同
一部分には同一符号を伺して、その詳しい説明は省略す
る。この実施例が先の第１の実施例と異なる点は、前記
第２のマスクとして金属膜を用いることにある。この実
施例では、まず、第５ ｉ （ａ）に示す如くシリコン
基板１上に熱酸化１１０２、多結晶シリコン膜３及びシ
リコン窒化膜１３を順次形成したのち、シリコン窒化膜
１３及び多結晶シリコン膜３を選択エツチングしこ九ら
の膜３，１３を素子形成領域上に残す。続いて、上記各
膜３，１３をマスクとして基板１にＢ＋をイオン注入し
た。仄いで、多結晶シリコン１模３の露出面のみに金属
膜を蒸着できる選択蒸着技術を用い、第５図（ｂ）に示
す如く多結晶シリコン膜３の側部にＡｅ等の金属膜（第
２のマスクパターン）７４を形ルｌｊＬンそ。ここで、
前記シリコン窒化膜１３は必すしも必要なものではなく
、多結晶シリコン膜３の全面に金属膜Ｊ４を蒸着するよ
うにしてもよい。
次いで、第５図（ｃ） Ｖｃ示す如く多結晶シリコン族
３、シリコン窒化膜１３及び金属膜１４をマスクとして
ＩＡ酸化膜２及び基板１を選択エツチングすることによ
シ、溝部７を形成した。続いて、上記各＃ ３ ＋ １
３ ＋ １４をマスクとしてＢ＋のイオン注入を行った
。これにより、先の第１及び第２の実施例と同様に溝部
７の底部及び側部にＢがイオン注入された構造を実現す
ることができた。したがって、先のＭｌの実施例と同様
の効果が得られる。また、この実施例ではイオン注入工
程を２回行つたが、先の第２の実施例のように１回のイ
オン注入で済ませることもできる。
３、シリコン窒化膜１３及び金属膜１４をマスクとして
ＩＡ酸化膜２及び基板１を選択エツチングすることによ
シ、溝部７を形成した。続いて、上記各＃ ３ ＋ １
３ ＋ １４をマスクとしてＢ＋のイオン注入を行った
。これにより、先の第１及び第２の実施例と同様に溝部
７の底部及び側部にＢがイオン注入された構造を実現す
ることができた。したがって、先のＭｌの実施例と同様
の効果が得られる。また、この実施例ではイオン注入工
程を２回行つたが、先の第２の実施例のように１回のイ
オン注入で済ませることもできる。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記第１及び第２の実施例の変形例とし
て、第６図（−）に示す如く第１のマスクパターンとし
ての多結晶シリコン膜３の代シに白金膜１５を用い、こ
の白金股１５の周面に同図伽）に示す如く第２のマスク
ツ４ターンとしてのプラチナシリサイド膜６を形成する
ようにしてもよい。さらに、第２のマスクパターンはプ
ラチナシリサイドに限るものではなく、メタルシリサイ
ドであれば用いてもよい。また、前記第２図（、）に示
す工程で多結晶シリコンＭ３の上面にシリコン窒化膜１
３等の絶縁膜を形成して」３・き、その後の工程で第７
図に示す如く多結晶シリコン膜３、つまり第１のマスク
ツ９ターンの側部にのみメタルシリサイド膜６からなる
紀２のマスクツ４ターンを形成するようにしてもよい。
ない。例えば、前記第１及び第２の実施例の変形例とし
て、第６図（−）に示す如く第１のマスクパターンとし
ての多結晶シリコン膜３の代シに白金膜１５を用い、こ
の白金股１５の周面に同図伽）に示す如く第２のマスク
ツ４ターンとしてのプラチナシリサイド膜６を形成する
ようにしてもよい。さらに、第２のマスクパターンはプ
ラチナシリサイドに限るものではなく、メタルシリサイ
ドであれば用いてもよい。また、前記第２図（、）に示
す工程で多結晶シリコンＭ３の上面にシリコン窒化膜１
３等の絶縁膜を形成して」３・き、その後の工程で第７
図に示す如く多結晶シリコン膜３、つまり第１のマスク
ツ９ターンの側部にのみメタルシリサイド膜６からなる
紀２のマスクツ４ターンを形成するようにしてもよい。
同様に、給１のマスク・リーンとして金属膜１５を用い
た場合、上記の絶縁膜の形成により第８図に示す如く金
属膜１５の側部にのみメタルシリサイド膜６を残すこと
も可能である。
た場合、上記の絶縁膜の形成により第８図に示す如く金
属膜１５の側部にのみメタルシリサイド膜６を残すこと
も可能である。
また、前記溝部の底部及び側部に注入するイオン棟或い
はドーズ量等は、仕様に応じて適宜定めればよい。さら
に、ＭＯＳ ）ランジスタに限らず、各種半導体装置の
素子分離に適用することが可能である。要するに本発明
は、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
はドーズ量等は、仕様に応じて適宜定めればよい。さら
に、ＭＯＳ ）ランジスタに限らず、各種半導体装置の
素子分離に適用することが可能である。要するに本発明
は、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
第１図は従来方法で形成されたＭＯＳ ）ランジスタの
ダート電圧ｖｇとドレイン電流Ｉｄとの関係を示す特性
図、第２図（１）〜（ｊ）は本発明の第１の実施例に係
わるＭＯＳ ）ランジスタ製造工程を示す断面図、第３
図は第２図（ｊ）の矢視Ａ−Ａ断面図、第４図（、）〜
（ｄ）は第２の実施例を示す工程断面図、第５図（、）
〜（、）はＭ３の実施例を示す工程断面図、Ｍ６図（、
）〜（ｂ）乃至第８図はそれぞれ変形例を説明するため
の工程断面図である。 １・・・シリコン基板（半導体基板）、２・・・熱酸化
膜（第１の絶縁膜）、３・・・多結晶シリコン膜（第１
のマスクパターン）、５・・・白金膜、６・・・プラチ
ナシリサイド膜（第２のマスクツ臂ターン）、？・・・
溝部、９・・・２酸化シリコン膜（Ｍ２の絶縁膜）、１
０・・・ダート絶縁膜、１１・・・多結晶シリコンゲー
ト、１２ｍ、１２ｂ・・・ソース自ドレイン、１３・・
・シリコン窒化膜、１４・・・金属ＢＭ（第２のマスク
・リーン）、１５・・・白金膜（第１のマスクパターン
）。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 ０ ０．５ ｔｏ １．ｓ ２
．０杵）電圧Ｖ９［Ｖ、ｌ− 第２図 第２図 第３図 第６図 第４図 Ｂ＋ 第５図 Ｂ＋
ダート電圧ｖｇとドレイン電流Ｉｄとの関係を示す特性
図、第２図（１）〜（ｊ）は本発明の第１の実施例に係
わるＭＯＳ ）ランジスタ製造工程を示す断面図、第３
図は第２図（ｊ）の矢視Ａ−Ａ断面図、第４図（、）〜
（ｄ）は第２の実施例を示す工程断面図、第５図（、）
〜（、）はＭ３の実施例を示す工程断面図、Ｍ６図（、
）〜（ｂ）乃至第８図はそれぞれ変形例を説明するため
の工程断面図である。 １・・・シリコン基板（半導体基板）、２・・・熱酸化
膜（第１の絶縁膜）、３・・・多結晶シリコン膜（第１
のマスクパターン）、５・・・白金膜、６・・・プラチ
ナシリサイド膜（第２のマスクツ臂ターン）、？・・・
溝部、９・・・２酸化シリコン膜（Ｍ２の絶縁膜）、１
０・・・ダート絶縁膜、１１・・・多結晶シリコンゲー
ト、１２ｍ、１２ｂ・・・ソース自ドレイン、１３・・
・シリコン窒化膜、１４・・・金属ＢＭ（第２のマスク
・リーン）、１５・・・白金膜（第１のマスクパターン
）。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 ０ ０．５ ｔｏ １．ｓ ２
．０杵）電圧Ｖ９［Ｖ、ｌ− 第２図 第２図 第３図 第６図 第４図 Ｂ＋ 第５図 Ｂ＋
Claims (8)
- （１）半導体基板上の全面に第１の絶縁膜を形成する工
程と、上記半導体基板の素子形成領域上に多結晶シリコ
ン膜或いは金属膜からなる第１のマスク・七ターンを形
成する工程と、上記第１のマスク・ぐターンの少なくと
も側部にメタルシリサイド°からなる第２のマスクパタ
ーンを形成する工程と、上記第１及び第２のマスク・七
ターンをマスクとし前記絶縁膜及び半導体基板を選択エ
ツチングして溝部を形成する工程と、次いで上記第２の
マスク・ぐターンを除去する工程ど、次いで前記第１の
マスクパターンをマスクとして前記半導体基板に該基板
と同導電型の不純物をド−ピングする工程と、しかるの
ち前記溝Ｍに第２の絶縁膜を埋め込む工程とを具備して
なることを特徴とする半導体装置の製造方法。 - （２） 前記第２のマスク・七ターンを形成する工程
として、前記多結晶シリコン族からなる第１のマスクパ
ターンが形成された試料上に金）ＩＡ膜を破着したのち
、上記多結晶シリコン膜及び金属膜を反応させてメタル
シリサイドを形成し、次いで上記シリサイド化されなか
った金属膜を除去するようにしたことを特徴とする特許
請求の範囲第１項記載の半導体装置の製造方法。 - （３） 前記第２のマスクパターンを形成する工程と
して、前記金属膜からなる第１のマスク・２ターンが形
成された試料上に多結晶シリコン膜を被着したのち、上
記金属膜及び多結晶シリコン膜を反応させてメタルシリ
サイドを形成シ、次いで上記シリサイド化されなかった
多結晶シリコン膜を除去するようにしたことを特徴とす
る特許請求の範囲第１項記載の千尋体装置の製造方法。 - （４）半導体基板上の全面に第１の絶縁膜を形成する工
程と上記半導体基板の素子形成領域上に多結晶シリコン
膜或いは金ＰＡ股からなる第１のマスクパターンを形成
する工程と、上記紀１Ｆ）−ｒスフパターンをマスクと
して前記半導体基板に該基板と同導電型の不純物をドー
ピングする工程と、次いで上記第１のマスクツ４ターン
の少なくとも側部にメタルシリサイドから々る第２のマ
スクパターンを形成する工程と、上記第１及び紀２のマ
スクパターンをマスクとし前記絶縁膜及び半導体基板を
選択エツチングして溝部を形成する工程と、次いで上記
第１及び第２のマスクパターンをマスクとして前記半導
体基板に該基板と同導電型の不純物をドーピングする工
程と、しかるのち前記溝部に第２の絶縁膜を埋め込む工
程とを具備してなることを特徴とする半導体装置の製造
方法。 - （５） 前記第２のマスクパターンを形成する工程と
して、前記多結晶シリコン膜からなる第１のマスクパタ
ーンが形成された試料上に金属膜を被鳥したのち、上記
多結晶シリコン膜及び金属膜を反応させてメタルシリサ
イドを形成し、次いで上ｍｌシリサイド化されなかった
金属膜を除去する上うにしノこことを特徴とする特許請
求の範囲第４項記載の半導体装置の製造方法。 - （６） ＋：ｉＪ記第２のマスクツそターフを形成す
る工程として、前記金ｈ４股からなる第１のマスクツ母
ターンが形成された試料上に多結晶シリコン麟を被着し
たのち、上記金属膜及び多結晶シリコン膜を反応させて
メタルシリライ＋ｐを形成し、次いで上記シリサイド化
されなかった多結晶シリコン膜を除去するようにしたこ
とを特徴とする特許請求の範囲第４項記載の半導体装荷
の製造方法。 - （７）半導体基板上の全面に第１の絶縁膜を形成する工
程と、上記半導体基板の素子形成領域上に多結話シリコ
ン膜からなる第１のマスクパターンを形成する工程と、
上記第１のマスクツ９ターンの少なくとも側部に金絹膜
を選択的に被着せしめて第２のマスクパターンを形成す
る工程と、上記第１及び第２のマスクツヤターンをマス
クとし前記絶縁膜及び多結晶シリコン膜を選択エツチン
グして溝部を形成する工程と、次いで上記第２のマスク
パターンを除去する工程と、次いで前記第１のマスクツ
やターンをマスクとして前記半導体基板に該基板と同等
電型の不純物をドーピングする工程と、しかるのち前記
湾部に第２の絶縁膜を埋め込む工程とを具備してなるこ
とを特徴とする半導体装置の製造方法。 - （８）半導体基板上の全面に第１の絶縁膜を形成する工
程と、上記半導体基板の素子形成領域上に多結晶シリコ
ン服からなるＭｌのマスクツ４ターンを形成する工程と
、上記第１のマスクツやターンをマスクとしてｔ〕０記
半尋体基板に該基板と同等電型の不純物をドーピングタ
る工程と、欠いて上ＢＱ 第１のマスク・母ターンの少
なくとも１１１１１部に金属膜を選択的に被着し−Ｃ第
２のマスクパターンを形成する工程と、次いで上記第１
及び第２のマスクパターンをマスクとし前記絶縁膜及び
半導体基板を選択エツチングして溝部を形成する工程と
、次いで上記第１及び第２のマスクパターンをマスクと
してＰｉ１ノ記半滲６体基板に該基板と同等電型の不純
物をドーピングする工程と、しかるのち前１己尚部にム
ふ２の絶縁物を埋め込む工程とを具備してなることを％
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14705282A JPS5936941A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14705282A JPS5936941A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936941A true JPS5936941A (ja) | 1984-02-29 |
Family
ID=15421409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14705282A Pending JPS5936941A (ja) | 1982-08-25 | 1982-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269532A (ja) * | 1985-09-21 | 1987-03-30 | Mitsubishi Electric Corp | 半導体集積回路装置およびその製造方法 |
| US5643822A (en) * | 1995-01-10 | 1997-07-01 | International Business Machines Corporation | Method for forming trench-isolated FET devices |
| KR20220042057A (ko) | 2019-07-29 | 2022-04-04 | 다이셀미라이주 주식회사 | 카르복시메틸셀룰로오스 또는 그의 염 및 그의 조성물 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753530A (en) * | 1980-08-01 | 1982-03-30 | Basf Ag | Manufacture of polyphenyl ether |
-
1982
- 1982-08-25 JP JP14705282A patent/JPS5936941A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753530A (en) * | 1980-08-01 | 1982-03-30 | Basf Ag | Manufacture of polyphenyl ether |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269532A (ja) * | 1985-09-21 | 1987-03-30 | Mitsubishi Electric Corp | 半導体集積回路装置およびその製造方法 |
| US5643822A (en) * | 1995-01-10 | 1997-07-01 | International Business Machines Corporation | Method for forming trench-isolated FET devices |
| KR20220042057A (ko) | 2019-07-29 | 2022-04-04 | 다이셀미라이주 주식회사 | 카르복시메틸셀룰로오스 또는 그의 염 및 그의 조성물 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469251B2 (ja) | 半導体装置の製造方法 | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPS60254766A (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| JPH04286154A (ja) | 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法 | |
| JPH05152516A (ja) | 半導体装置とその製造方法 | |
| JPS5936941A (ja) | 半導体装置の製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| JPH04196439A (ja) | 半導体装置の製造方法 | |
| JPH04348532A (ja) | 半導体装置およびその製造方法 | |
| JPH06204420A (ja) | 半導体装置の製造方法 | |
| JPS6151959A (ja) | 半導体装置の製造方法 | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPH04306880A (ja) | 半導体装置及びその製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6159750A (ja) | 半導体装置およびその製造方法 | |
| JPH02155239A (ja) | 半導体装置の製造方法 | |
| JPH04348519A (ja) | 半導体装置の製造方法 | |
| JPH06268178A (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS60178668A (ja) | Ｍｉｓ電界効果型半導体装置の製造方法 | |
| JPS60134465A (ja) | 半導体装置の製造方法 |