JPS5924892A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS5924892A JPS5924892A JP13468682A JP13468682A JPS5924892A JP S5924892 A JPS5924892 A JP S5924892A JP 13468682 A JP13468682 A JP 13468682A JP 13468682 A JP13468682 A JP 13468682A JP S5924892 A JPS5924892 A JP S5924892A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- liquid crystal
- transistor
- substrate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はトランジスタ／キャパシタアレイを用いたスイ
ッチマトリクス形の液晶表示装置に関する。
ッチマトリクス形の液晶表示装置に関する。
ＭＯ８）ランジスタとキヤｉ４シタのアレイヲ集積した
シリコン基板を用いたスイッチマトリクス形液晶表示装
置は例えば特開昭５０−１０９９３号公報等に詳細に記
載されている。第１図はその概略平面図でおり、ＭＯＳ
トランジスタおよびキャパシタは等価回路で示した。即
ち、ＭＯＳトランジスタ１とキャパシタ２をマトリクス
状に集積形成したトランジスタ／キャｉ４’シタアレイ
ヲ有するシリコン基板３を第１の基板とし、全面に酸化
インジウムのような透明電極４を被着したガラス基板５
を第２の基板として、これらをほぼ１０μｍ離して対向
させ、その間に液晶層（図示せず）を挾持して液晶表示
装置が構成される。
シリコン基板を用いたスイッチマトリクス形液晶表示装
置は例えば特開昭５０−１０９９３号公報等に詳細に記
載されている。第１図はその概略平面図でおり、ＭＯＳ
トランジスタおよびキャパシタは等価回路で示した。即
ち、ＭＯＳトランジスタ１とキャパシタ２をマトリクス
状に集積形成したトランジスタ／キャｉ４’シタアレイ
ヲ有するシリコン基板３を第１の基板とし、全面に酸化
インジウムのような透明電極４を被着したガラス基板５
を第２の基板として、これらをほぼ１０μｍ離して対向
させ、その間に液晶層（図示せず）を挾持して液晶表示
装置が構成される。
シリコン基板３上には、トランジスタ／キャパシタアレ
イの他、酸化硅累膜等で層間絶縁された互いに直交する
複数本ずつの信号′電極母線６と走査電極母線７が配設
され、各信号電極母線６と走査電極母線７とのそれぞれ
の交点刊近に表示画素に対応する表示電極８が形成され
ている。ＭＯＳ ）ランジスタ１は走査電極母線７によ
って制御されて信号電極母線６の信号電圧をキャパシタ
２に書込むためのスイッチであって、キャパシタ２に蓄
積された信号電圧が表示電極８に液晶駆動電圧として印
加されることになる。
イの他、酸化硅累膜等で層間絶縁された互いに直交する
複数本ずつの信号′電極母線６と走査電極母線７が配設
され、各信号電極母線６と走査電極母線７とのそれぞれ
の交点刊近に表示画素に対応する表示電極８が形成され
ている。ＭＯＳ ）ランジスタ１は走査電極母線７によ
って制御されて信号電極母線６の信号電圧をキャパシタ
２に書込むためのスイッチであって、キャパシタ２に蓄
積された信号電圧が表示電極８に液晶駆動電圧として印
加されることになる。
このスイッチマ） ＩＪクス形液晶表示装置の動作を簡
単に説明する。走査電極母線７の端部に配設されｆｃポ
ンディングｉ４’ ソド等の端子（Ｙ ｌ＊Ｙ２ ｒ
ｙ、ｌ・・・Ｙｊ、・・・Ｙｍ）にフレーム周波数が
例えば３０ Ｈｚの走査電圧パルス全順々に印加し、走
査電極母１ｉｉ７に接続されているＭＯＳトランジスタ
１を各走査電極母線ごとに導通状態とする。同時に信号
電極母線６群に端子（Ｘｌ 。
単に説明する。走査電極母線７の端部に配設されｆｃポ
ンディングｉ４’ ソド等の端子（Ｙ ｌ＊Ｙ２ ｒ
ｙ、ｌ・・・Ｙｊ、・・・Ｙｍ）にフレーム周波数が
例えば３０ Ｈｚの走査電圧パルス全順々に印加し、走
査電極母１ｉｉ７に接続されているＭＯＳトランジスタ
１を各走査電極母線ごとに導通状態とする。同時に信号
電極母線６群に端子（Ｘｌ 。
ｘ２ 、ｘ３ 、・・・Ｘｌ 、・・・ｘｎ）ｉ介
して画像信号を例えば約６０μｓの間印加し、導通状態
のＭＯＳトランジスタ１を介してキャノ９シタ２に表示
情報内容に応じた電荷を蓄積する。そして次の走査を受
けるまでの約３３ ｍ５ｅｃの間中、透明電極４と表示
電極８との間に挾持された液晶を電気的に励起し、いわ
ゆるｉｌｊ！ＩＮ次走食方式によって画像等の表示を行
う。尚、シリコン基板３上にシフトレジスタ及びドライ
バから成る走査電圧発生器を形成し、その出力端子をそ
れぞれ走査電極母線７に接続した例はＰｒｏｃ、 ｏｆ
１９８０Ｂｉｅｎｎｉａｌ Ｄｌｓｐｌａｙ Ｒｅａ
ｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ ９６頁に記載され
ており、またす／グル・ホールド回路から成る／リアル
ー／４’ラレル変儀駆動回路を同じくシリコン基板３上
に集積しようとする試みもある。
して画像信号を例えば約６０μｓの間印加し、導通状態
のＭＯＳトランジスタ１を介してキャノ９シタ２に表示
情報内容に応じた電荷を蓄積する。そして次の走査を受
けるまでの約３３ ｍ５ｅｃの間中、透明電極４と表示
電極８との間に挾持された液晶を電気的に励起し、いわ
ゆるｉｌｊ！ＩＮ次走食方式によって画像等の表示を行
う。尚、シリコン基板３上にシフトレジスタ及びドライ
バから成る走査電圧発生器を形成し、その出力端子をそ
れぞれ走査電極母線７に接続した例はＰｒｏｃ、 ｏｆ
１９８０Ｂｉｅｎｎｉａｌ Ｄｌｓｐｌａｙ Ｒｅａ
ｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ ９６頁に記載され
ており、またす／グル・ホールド回路から成る／リアル
ー／４’ラレル変儀駆動回路を同じくシリコン基板３上
に集積しようとする試みもある。
このような形式の液晶表示装置は、テレビジョン画像の
ような動画の表示のために主として開発されてきたが、
情報化社会の発展にともない文字、図形等の２値静止画
像の表示に対する要求が強まっている。しかるに文字や
図形等の情報は一般に繰シ返して伝送されることはなく
、十分に認識するためには表示装置の画累゛数に相当す
る容量の外部フレームメモリ情報（ｉＭ号を蓄えておき
、繰ジ返し出力し表示装Ｎ全リフレッシュする必要が勘
る。しかしながら、このような構成では大容量のフレー
ムメモＩＪ を必要とするため比較的高価となるほか、
回路構成も複雑となるなど実用上問題がめることがわか
りた。
ような動画の表示のために主として開発されてきたが、
情報化社会の発展にともない文字、図形等の２値静止画
像の表示に対する要求が強まっている。しかるに文字や
図形等の情報は一般に繰シ返して伝送されることはなく
、十分に認識するためには表示装置の画累゛数に相当す
る容量の外部フレームメモリ情報（ｉＭ号を蓄えておき
、繰ジ返し出力し表示装Ｎ全リフレッシュする必要が勘
る。しかしながら、このような構成では大容量のフレー
ムメモＩＪ を必要とするため比較的高価となるほか、
回路構成も複雑となるなど実用上問題がめることがわか
りた。
本発明はこのような欠点に鑑みなされたものであシ、そ
の目的とするところはスイッチマトリクス形液晶表示装
置の各画素に設けられているキャパシタをフレームメモ
リ素子として積極的に利用できるようにしてメモリ表示
動作形とした液晶表示装置を提供することにある。
の目的とするところはスイッチマトリクス形液晶表示装
置の各画素に設けられているキャパシタをフレームメモ
リ素子として積極的に利用できるようにしてメモリ表示
動作形とした液晶表示装置を提供することにある。
本発明は、第１図で説明した基本構成に加え、第１の基
板に各信号電極母線ごとにセンスアンプとダミーセルを
集積形成し、ある期間内でトランジスタ／キャパシタア
レイ中のキャノ９シタへ情報内容のりフレッシュ動作を
行わしめるように構成したことを特徴とする。
板に各信号電極母線ごとにセンスアンプとダミーセルを
集積形成し、ある期間内でトランジスタ／キャパシタア
レイ中のキャノ９シタへ情報内容のりフレッシュ動作を
行わしめるように構成したことを特徴とする。
本発明によれば、トランジスタ／キャパシタアレイのキ
ャパ／りを・フレームメモリ素子として利用することに
よって、大容量の外部フレームメモリを用いることなく
２値静止画像の表示が可能となり、簡単な構成でかつ安
（ｉｌにマトリクス形液晶表示装置の高性能化が図ちれ
る。
ャパ／りを・フレームメモリ素子として利用することに
よって、大容量の外部フレームメモリを用いることなく
２値静止画像の表示が可能となり、簡単な構成でかつ安
（ｉｌにマトリクス形液晶表示装置の高性能化が図ちれ
る。
〔発明の実施例」
第２図は本発明の一実施例のスイッチマトリクス形液晶
表示装置を構成する第１の基板の上の集積回路を示す。
表示装置を構成する第１の基板の上の集積回路を示す。
尚、液晶表示装置を構成する第２の基板である透明電極
付ガラス基板や液晶層等は第１図で説明した従来のもの
と同じで必シ、それらの説明は省略する。第２図におい
て、２１は表示電極により定義される表示画素でｈって
、これがマ） ＩＪクス状に配列されて表示部２２を構
成している。各表示画素２１は、トランジスタ／キャパ
シタアレイを構成する選択スイッチとしてのＭＯＳ ）
ランジスタ２３とキャパシタ２４、および各キャパシタ
２４に対して等測的に並列接続される液晶素子２５から
構成されて、それぞれメモリセルとなっている。
付ガラス基板や液晶層等は第１図で説明した従来のもの
と同じで必シ、それらの説明は省略する。第２図におい
て、２１は表示電極により定義される表示画素でｈって
、これがマ） ＩＪクス状に配列されて表示部２２を構
成している。各表示画素２１は、トランジスタ／キャパ
シタアレイを構成する選択スイッチとしてのＭＯＳ ）
ランジスタ２３とキャパシタ２４、および各キャパシタ
２４に対して等測的に並列接続される液晶素子２５から
構成されて、それぞれメモリセルとなっている。
各行のＭＯＳ ）ランノスタのケ゛−トを共通接ｉ−す
る走査電極母線２６と各列のＭＯＳ ）ランノスタ２３
のドレイン全共通接続する信号電極母線２７が層間絶縁
膜で分離されて直交配列はれ、走査電極母線２６の両端
にはそれぞれ走査電圧発生器２８とコラムアドレスデコ
ーダ２９が、また信号電極母線２７の一端にはシフトレ
ジスタとサンプルホールド回路を含む信号駆動回路３０
が設けられている。各信号電極母線２７の他端には、差
動人力を持つグーテッドフリノグ７０、プからなるセン
スアンプ３ノの１つのノードＩ〕が接続でれている。ま
た、各センスアンｆ３１の他方゛のノードＤ′には、ダ
ミー母線３２を接続し、このダミー母線３２にＭＯＳ
）う／ジメタ３３とキャノ！シタ３４からなるダミーセ
ル３５を接続している。各列のダミーセルのＭＯＳトラ
ンクスタのダートは共通に制御線３６に接続されている
。３７はダミーセル３５に基準電圧を書込むためのノリ
チャージ電圧発生器でおる。なお、ダミー母線３２の浮
遊容量ＣＤ′は信号電極母線２７の浮遊容量ＣＤとほぼ
等しくなるように設定される。
る走査電極母線２６と各列のＭＯＳ ）ランノスタ２３
のドレイン全共通接続する信号電極母線２７が層間絶縁
膜で分離されて直交配列はれ、走査電極母線２６の両端
にはそれぞれ走査電圧発生器２８とコラムアドレスデコ
ーダ２９が、また信号電極母線２７の一端にはシフトレ
ジスタとサンプルホールド回路を含む信号駆動回路３０
が設けられている。各信号電極母線２７の他端には、差
動人力を持つグーテッドフリノグ７０、プからなるセン
スアンプ３ノの１つのノードＩ〕が接続でれている。ま
た、各センスアンｆ３１の他方゛のノードＤ′には、ダ
ミー母線３２を接続し、このダミー母線３２にＭＯＳ
）う／ジメタ３３とキャノ！シタ３４からなるダミーセ
ル３５を接続している。各列のダミーセルのＭＯＳトラ
ンクスタのダートは共通に制御線３６に接続されている
。３７はダミーセル３５に基準電圧を書込むためのノリ
チャージ電圧発生器でおる。なお、ダミー母線３２の浮
遊容量ＣＤ′は信号電極母線２７の浮遊容量ＣＤとほぼ
等しくなるように設定される。
次に、この液晶表示装置の動作について、説明する。先
ず情報の書込みについて記述する。
ず情報の書込みについて記述する。
走査電圧発生器２８は端子ＷＳを高レベルにして書込み
モードとし、高レベル″′１”あるいは低レベル°゛０
″の２値から成る文字等の情報信号４ノとともに送られ
てくるクロック４２で動作させ、はじめに出力端子Ｙｌ
に接続された走査電極母線２６を高レベルとし、この母
線上の全てのトランジスタ２３を導通状態とする。この
時、前記情報信号４ノはシフトレジスタとサンプル・ホ
ールド機能を有する信号駆動回路３０によυ予め時系列
から並列の同時信号とされ、端子ｘ、、Ｘ２ 、・・・
Ｘｎよりそれぞれ信号電極母線２７、トランジスタ２３
（ｉ１″介し、Ｉｔ Ｉ ＩＴ、０”の２値の形式でＹ
ｌ上のキヤ・９シタ２４に蓄えられる。同時に゛１″レ
ベルであれば液晶素子２５を励起し点灯せしめる。次に
、出力端子Ｙ２に接続された走査電極母線２６を高レベ
ルとし、同様にこの行のそれぞれの画素２）に相当する
並列化された情報信号４１をそれぞれのギャノそシタ２
４に蓄え、ｔｔ １ ｎ、Ｉｔ ＯＩＩに応じ液晶素子
２５を点灯、非点灯せしめる。以下順次、出力ｇ１１＾
子Ｙ３＋・・・Ｙｒｎとアドレスし、そのアドレスに同
期して信号をキャパシタ２４に書込み、液晶素子２５を
動作（点灯、非点灯）せしめ、■フレームの信号書込み
と表示を達成する。一般には、１フレームの１込みが終
了すれば、新たな信号による１き替えという事態が生じ
るまでは情報信号４ノは到来しない。しか、６Ｋ、”１
”レベルでキャパシタ２４に電荷が蓄えられても成品素
子２５によるリーク等のため時間とともに電圧は減少し
、十分に表示動作ケ行えｌくなる。本実施例では、セン
スアンプ３１を動作さぞリフレッシュアドレスを実行ス
ることにより、簀き込まれた情報の表示を継続的に行う
ことができる。
モードとし、高レベル″′１”あるいは低レベル°゛０
″の２値から成る文字等の情報信号４ノとともに送られ
てくるクロック４２で動作させ、はじめに出力端子Ｙｌ
に接続された走査電極母線２６を高レベルとし、この母
線上の全てのトランジスタ２３を導通状態とする。この
時、前記情報信号４ノはシフトレジスタとサンプル・ホ
ールド機能を有する信号駆動回路３０によυ予め時系列
から並列の同時信号とされ、端子ｘ、、Ｘ２ 、・・・
Ｘｎよりそれぞれ信号電極母線２７、トランジスタ２３
（ｉ１″介し、Ｉｔ Ｉ ＩＴ、０”の２値の形式でＹ
ｌ上のキヤ・９シタ２４に蓄えられる。同時に゛１″レ
ベルであれば液晶素子２５を励起し点灯せしめる。次に
、出力端子Ｙ２に接続された走査電極母線２６を高レベ
ルとし、同様にこの行のそれぞれの画素２）に相当する
並列化された情報信号４１をそれぞれのギャノそシタ２
４に蓄え、ｔｔ １ ｎ、Ｉｔ ＯＩＩに応じ液晶素子
２５を点灯、非点灯せしめる。以下順次、出力ｇ１１＾
子Ｙ３＋・・・Ｙｒｎとアドレスし、そのアドレスに同
期して信号をキャパシタ２４に書込み、液晶素子２５を
動作（点灯、非点灯）せしめ、■フレームの信号書込み
と表示を達成する。一般には、１フレームの１込みが終
了すれば、新たな信号による１き替えという事態が生じ
るまでは情報信号４ノは到来しない。しか、６Ｋ、”１
”レベルでキャパシタ２４に電荷が蓄えられても成品素
子２５によるリーク等のため時間とともに電圧は減少し
、十分に表示動作ケ行えｌくなる。本実施例では、セン
スアンプ３１を動作さぞリフレッシュアドレスを実行ス
ることにより、簀き込まれた情報の表示を継続的に行う
ことができる。
次に、このメモリリフレッシュ動作について説明する。
走置電圧発生器２８の端子ＭＲを高レベルとし走査電圧
発生器２８をメモリリフレッシュモードとすると、その
出力端子ＹＩ＋Ｙ ２ ’ ｔ Ｙ ３ ”’ ＹＩｌ
ｌが次々に、一般には２〜５０ｍａに一度の割合で旨い
レベルとなり、それぞれの走査電極母線２６につながっ
ている画素２ノをリフレッシュする。このリフレッシュ
動作を詳しく説明する。先ず、ノリチャージ電圧発生器
３７によりダミーセル３５のキャノ々シタ３４を論理レ
ベルの中間′「在位に充電する。またクロックφｆ高電
位にしてセンスアンプ０３１のノードＤ 、 Ｄ’を短
絡し、信号′Ｉｌ！他母線２７とダミー母線３２とを同
電位に充電する。こうしてセンスアンプ３ノのノードＤ
、 Ｄ’は閾値電圧近傍に平衡させる。次にクロック
ａＦを低電位にもどし、クロ、りφＤを高電位にしてセ
ンスアンプ３ノを活性化させる。また、走査される走査
電極母線２６と制御Ｉｌｉ線３６の電位を高レベルにす
る。このため、トランジスタ２３が導通し、キャ７４シ
タ２４の電圧と信号電極母線２７の浮遊容量ＣＤの電圧
の差電圧を容量分圧した値の電圧変化が信号電極母線２
７に生じる。ダミーセル３５とダミー母線３２の間でも
同様に電圧変化が生じるので、センスアン７°３ノはノ
ードＤ 、 Ｄ’の変化に追従して一方がＶｌ）ｌ）
、他方がＶＯ５に近い値に安定する。同時に読出された
キャノソシタ２４ＫＵ高導通のトランジスタ２３を介し
電荷が再書込みされる。このようにメモリリフレッシュ
は１つの走査電極母線が走査きれたとき、その母線につ
ながる全ての・ｒヤパノクで同時に行われる。すなわち
、キヤ・七シタ２４の信号電圧がｔｔ Ｏｎなら再びｔ
ｔ Ｏｎに、ＩＩ Ｉ ＩＩであれば減衰していてもセ
ンスアンプ３１の作用で再び十分なレベルの′１″に設
定てれる。このために、はじめに書込捷れたデータが保
持され、両系２１の液晶素子２５が動作しつづけ、メモ
リ表示を持続する。これがメモリ表示動作でらる。
発生器２８をメモリリフレッシュモードとすると、その
出力端子ＹＩ＋Ｙ ２ ’ ｔ Ｙ ３ ”’ ＹＩｌ
ｌが次々に、一般には２〜５０ｍａに一度の割合で旨い
レベルとなり、それぞれの走査電極母線２６につながっ
ている画素２ノをリフレッシュする。このリフレッシュ
動作を詳しく説明する。先ず、ノリチャージ電圧発生器
３７によりダミーセル３５のキャノ々シタ３４を論理レ
ベルの中間′「在位に充電する。またクロックφｆ高電
位にしてセンスアンプ０３１のノードＤ 、 Ｄ’を短
絡し、信号′Ｉｌ！他母線２７とダミー母線３２とを同
電位に充電する。こうしてセンスアンプ３ノのノードＤ
、 Ｄ’は閾値電圧近傍に平衡させる。次にクロック
ａＦを低電位にもどし、クロ、りφＤを高電位にしてセ
ンスアンプ３ノを活性化させる。また、走査される走査
電極母線２６と制御Ｉｌｉ線３６の電位を高レベルにす
る。このため、トランジスタ２３が導通し、キャ７４シ
タ２４の電圧と信号電極母線２７の浮遊容量ＣＤの電圧
の差電圧を容量分圧した値の電圧変化が信号電極母線２
７に生じる。ダミーセル３５とダミー母線３２の間でも
同様に電圧変化が生じるので、センスアン７°３ノはノ
ードＤ 、 Ｄ’の変化に追従して一方がＶｌ）ｌ）
、他方がＶＯ５に近い値に安定する。同時に読出された
キャノソシタ２４ＫＵ高導通のトランジスタ２３を介し
電荷が再書込みされる。このようにメモリリフレッシュ
は１つの走査電極母線が走査きれたとき、その母線につ
ながる全ての・ｒヤパノクで同時に行われる。すなわち
、キヤ・七シタ２４の信号電圧がｔｔ Ｏｎなら再びｔ
ｔ Ｏｎに、ＩＩ Ｉ ＩＩであれば減衰していてもセ
ンスアンプ３１の作用で再び十分なレベルの′１″に設
定てれる。このために、はじめに書込捷れたデータが保
持され、両系２１の液晶素子２５が動作しつづけ、メモ
リ表示を持続する。これがメモリ表示動作でらる。
１ラーｆンに接続されているキャノ９シタのリフレッシ
ュからリフレノシー−までの期間はキヤ・千／り２４の
容量やリーク、液晶素子２５の抵抗値に依存するが、２
〜５０ ｍｇ程度にできる。また、リフレッシュは決め
られた時間内であれば周期的でも周期的でなくともよく
、烙らに走査電極母線２６はＹｌｒ Ｙ２ ＋ Ｙａ
−Ｙｅｎと順々に行ってもランダムに行ってもよい。
ュからリフレノシー−までの期間はキヤ・千／り２４の
容量やリーク、液晶素子２５の抵抗値に依存するが、２
〜５０ ｍｇ程度にできる。また、リフレッシュは決め
られた時間内であれば周期的でも周期的でなくともよく
、烙らに走査電極母線２６はＹｌｒ Ｙ２ ＋ Ｙａ
−Ｙｅｎと順々に行ってもランダムに行ってもよい。
”また、リフレッシュは表示動作を続けながら常時つぎ
つぎと走査電極母線２６の一つに実施してもよいし、あ
る定められた短期間内に次々と実施し、他の期間を表示
動作だけに割当てるようｅこしてもよい。いずれにして
も、リフレッシュ動作中でも実用上表示動作が乱される
ことがない。
つぎと走査電極母線２６の一つに実施してもよいし、あ
る定められた短期間内に次々と実施し、他の期間を表示
動作だけに割当てるようｅこしてもよい。いずれにして
も、リフレッシュ動作中でも実用上表示動作が乱される
ことがない。
表示の書き替えは前述の書込みの動作と同じであり、ま
た表示の消去は″′０″レベルの書込みによりなされる
。
た表示の消去は″′０″レベルの書込みによりなされる
。
以上、本発明の実施例につき第２図を参照し説明したが
、上の説明から明らかなように、本実施例の表示装置は
キャパシタ２４に情報を電気信号として蓄えているので
、コラムアドレスデコーダ２９のＲ８端子を高電位とし
て読出しモードにし、デコード信号４３により走査電極
母線２６の一つ全選択すれば、その母線ぺの信号をセン
スアンプ３ノを介し、外に読出すこともできる。
、上の説明から明らかなように、本実施例の表示装置は
キャパシタ２４に情報を電気信号として蓄えているので
、コラムアドレスデコーダ２９のＲ８端子を高電位とし
て読出しモードにし、デコード信号４３により走査電極
母線２６の一つ全選択すれば、その母線ぺの信号をセン
スアンプ３ノを介し、外に読出すこともできる。
尚、以上の表示装置の説明では、信号駆動回路３０はシ
フトレジスタとサンプル・ホールド機能を有し、信号の
書込み等は時系列から並列の同時信号に変換して処理し
たが、テレビジョンのような点順次式あるいはデコード
によるランダムアクセス式のように処理することもてき
る。
フトレジスタとサンプル・ホールド機能を有し、信号の
書込み等は時系列から並列の同時信号に変換して処理し
たが、テレビジョンのような点順次式あるいはデコード
によるランダムアクセス式のように処理することもてき
る。
以上説明したように本発明は、トランジスタとギャノぞ
シタのアレイと表示電極、母線電極、必要によりアドレ
ス回路等を第１の基板上ｔこ設け、この基板と内表面に
透明電極を被着ぜしめた透明な第２の基板との間に液晶
を挾持したスイッチマトリクス形液晶表示装置において
、第１の基板上にセンスアンプとダミーセルを設け、リ
フレッシュ動作を行わせしめるので、外部から一度書込
まれた文字、図形等の情報は、外部にフレームメモリ装
＠、（［−設けなくとも、新たな書替えを行うまで任意
の時間の間、例えば白と黒の２値にて表示されつづける
ので情報機器の表示装置として性能及び価格上極めて有
利となるものである。
シタのアレイと表示電極、母線電極、必要によりアドレ
ス回路等を第１の基板上ｔこ設け、この基板と内表面に
透明電極を被着ぜしめた透明な第２の基板との間に液晶
を挾持したスイッチマトリクス形液晶表示装置において
、第１の基板上にセンスアンプとダミーセルを設け、リ
フレッシュ動作を行わせしめるので、外部から一度書込
まれた文字、図形等の情報は、外部にフレームメモリ装
＠、（［−設けなくとも、新たな書替えを行うまで任意
の時間の間、例えば白と黒の２値にて表示されつづける
ので情報機器の表示装置として性能及び価格上極めて有
利となるものである。
第１図はスイッチマトリクス形液晶表示装置の基本構成
を示す概略平面図、第２図は本発明に係るスイッチマト
リクス形液晶表示装置全形成する半導体基板の上の集積
回路の構成を示す図である。 １・・・ＭＯＳ ｌ−ランジスタ、２・・・キャパシタ
、３・・・シリコン基板（第１の基板）、４・・・透明
電極、５・・・ガラス基板（第２の基板）、６・・・信
号電極母線、７・・・走査電極母線、８・・・表示電極
、２ノ・・・表示画素、２３・・・ＭＯＳトランジスタ
、２４・・・キャパシタ、２５・・・液晶素子、２６・
・・走査電極母線、２７・・・信号電極母線、２８・・
・走査電圧発生器、３０・・・信号駆動回路、３１・・
・センスアンプ、３２・・・ダミー母線、３．５・・・
ダミーセル。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１頁の続き ０発 明 者 斎藤彰 川崎市幸区小向東芝町１番地東 京芝浦電策株式会社総合研究所 内 ■出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町７２番地
を示す概略平面図、第２図は本発明に係るスイッチマト
リクス形液晶表示装置全形成する半導体基板の上の集積
回路の構成を示す図である。 １・・・ＭＯＳ ｌ−ランジスタ、２・・・キャパシタ
、３・・・シリコン基板（第１の基板）、４・・・透明
電極、５・・・ガラス基板（第２の基板）、６・・・信
号電極母線、７・・・走査電極母線、８・・・表示電極
、２ノ・・・表示画素、２３・・・ＭＯＳトランジスタ
、２４・・・キャパシタ、２５・・・液晶素子、２６・
・・走査電極母線、２７・・・信号電極母線、２８・・
・走査電圧発生器、３０・・・信号駆動回路、３１・・
・センスアンプ、３２・・・ダミー母線、３．５・・・
ダミーセル。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１頁の続き ０発 明 者 斎藤彰 川崎市幸区小向東芝町１番地東 京芝浦電策株式会社総合研究所 内 ■出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町７２番地
Claims (2)
- （１）各画素に対応する表示電極およびこれに選択的に
駆動電圧を与えるためのトランジスタ／ギヤ・９シタア
レイが集積形成された第１の基板と、透明電極が全面に
被着された透明な第２の基板と、これら第１および第２
の基板間に挾持された液晶層とを有するスイッチマトリ
クス形の液晶表示装置において、前記第１の基板上に、
前記トランジスタ／キャパシタアレイの各列毎に、トラ
ンジスタとキャパシタからなるダミーセルと、このダミ
ーセル中のキャパシタと前記トランジスタ／キャパシタ
アレイ中の選択された行のキャパシタの電荷量を比較し
て前記トランジスタ／キャパシタアレイ中のキャパシタ
の信号全リフレッシュするセンスアンプとを集積形成し
てメモリ表示機能を持たせたことを特徴とする液晶表示
装置。 - （２）第１の基板には、眉間絶縁膜で分離された互いに
直交する複数本ずつの信号電極母線と走査電極母線が配
設され、トランジスタ／キャパシタアレイはこれらの母
線の各交点位置に設けられたキャパシタおよび走査電極
母線によシ制御芒れて信号電極母線からの信号電圧をこ
のキャパシタに省き込むためのトランジスタとから構成
されるものである特許請求の範囲第１項記載の液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13468682A JPS5924892A (ja) | 1982-08-03 | 1982-08-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13468682A JPS5924892A (ja) | 1982-08-03 | 1982-08-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5924892A true JPS5924892A (ja) | 1984-02-08 |
Family
ID=15134197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13468682A Pending JPS5924892A (ja) | 1982-08-03 | 1982-08-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924892A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001926A1 (en) * | 1984-09-12 | 1986-03-27 | Sony Corporation | Liquid crystal display device |
| JPS61116334A (ja) * | 1984-11-09 | 1986-06-03 | Seiko Epson Corp | アクテイブマトリクスパネル |
| JPS6352121A (ja) * | 1987-08-14 | 1988-03-05 | Seiko Instr & Electronics Ltd | 電気光学装置 |
-
1982
- 1982-08-03 JP JP13468682A patent/JPS5924892A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001926A1 (en) * | 1984-09-12 | 1986-03-27 | Sony Corporation | Liquid crystal display device |
| JPS61116334A (ja) * | 1984-11-09 | 1986-06-03 | Seiko Epson Corp | アクテイブマトリクスパネル |
| JPS6352121A (ja) * | 1987-08-14 | 1988-03-05 | Seiko Instr & Electronics Ltd | 電気光学装置 |
| JPH067239B2 (ja) * | 1987-08-14 | 1994-01-26 | セイコー電子工業株式会社 | 電気光学装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897843B2 (en) | Active matrix display devices | |
| US4430648A (en) | Combination matrix array display and memory system | |
| US20090091561A1 (en) | Control method for information display device and an information display device | |
| US7586473B2 (en) | Active matrix array device, electronic device and operating method for an active matrix array device | |
| TW521249B (en) | Display apparatus and its driving method | |
| US4114070A (en) | Display panel with simplified thin film interconnect system | |
| CN107464519B (zh) | 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 | |
| CN101777300B (zh) | 主动矩阵型显示装置以及一具备其的电子机器 | |
| JPH0772511A (ja) | 画像表示装置 | |
| JPS61216463A (ja) | ランダムアクセスメモリ | |
| JPS58144888A (ja) | 行列形液晶表示装置 | |
| US11335264B2 (en) | Pixel circuit and driving method thereof, and display apparatus | |
| JPS60107690A (ja) | 活性マトリツクスの表示スクリ−ン | |
| CN102270439B (zh) | 显示装置 | |
| JPH08166775A (ja) | 画像表示装置 | |
| CN100472304C (zh) | 图像显示装置 | |
| TW200403621A (en) | In-pixel memory for display devices | |
| JPH06100745B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS5924892A (ja) | 液晶表示装置 | |
| JPS61116334A (ja) | アクテイブマトリクスパネル | |
| US4825202A (en) | Control means for an integrated memory matrix display and its control process | |
| US8736591B2 (en) | Display device using pixel memory circuit to reduce flicker with reduced power consumption | |
| US11545102B2 (en) | Display device and electronic signboard | |
| FR2605778A1 (fr) | Panneau de visualisation a cristaux liquides et procede d'inscription des donnees sur ce panneau | |
| JPH0364791A (ja) | Ｔｆｔ液晶表示装置 |