JPS59232467A - ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド - Google Patents
ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ドInfo
- Publication number
- JPS59232467A JPS59232467A JP58108126A JP10812683A JPS59232467A JP S59232467 A JPS59232467 A JP S59232467A JP 58108126 A JP58108126 A JP 58108126A JP 10812683 A JP10812683 A JP 10812683A JP S59232467 A JPS59232467 A JP S59232467A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- layer
- barrier
- barrier diode
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分封〕
本発明は、ショットキーバリヤーダイオード（以下ＳＢ
Ｄと略記するＪに係９、特に比較的に高耐圧ケ有するガ
ードリング付＠ ＳＢＤに関する。
Ｄと略記するＪに係９、特に比較的に高耐圧ケ有するガ
ードリング付＠ ＳＢＤに関する。
ＳＢＤは、用自方向電圧降下が低く、不質的に多数キャ
リアを利用してるので逆回復時間が卸い等の利点ヶ有し
ていることから、スイッチング電源等の愚速整流素子と
して広く用いら１１でいる。甘た、ＳＢＤは、生温１体
表面に金属層（剪たはシリサイド層）との接合か形成さ
ｎるので、金属部（捷たはシリサイド層Ｊの端部に電界
ケ中を生じる。そこで、ＳＢＤの尚制圧（Ｅを図るたメ
ニ、第１図に示すようにショットキーバリヤー金属Ｎ１
の周辺（つまり、障壁の周辺）に半導体基板とは反対搗
亀型のガードリング２？付け、金属島端部での′市外集
中ケ防いでいるｔなお、第１図において、３はＮ＋半畳
体基彷、４μＮ−エヒクキシャル層、５は絶縁物（たと
えは二酸化シリコン５ｉ（ｈ）、６は裏面電極である。
リアを利用してるので逆回復時間が卸い等の利点ヶ有し
ていることから、スイッチング電源等の愚速整流素子と
して広く用いら１１でいる。甘た、ＳＢＤは、生温１体
表面に金属層（剪たはシリサイド層）との接合か形成さ
ｎるので、金属部（捷たはシリサイド層Ｊの端部に電界
ケ中を生じる。そこで、ＳＢＤの尚制圧（Ｅを図るたメ
ニ、第１図に示すようにショットキーバリヤー金属Ｎ１
の周辺（つまり、障壁の周辺）に半導体基板とは反対搗
亀型のガードリング２？付け、金属島端部での′市外集
中ケ防いでいるｔなお、第１図において、３はＮ＋半畳
体基彷、４μＮ−エヒクキシャル層、５は絶縁物（たと
えは二酸化シリコン５ｉ（ｈ）、６は裏面電極である。
ところで、上述したような構造を有する従来のガードリ
ング（ＮＪ’ ＠ ＳＢＤは、逆釦圧が４０〜５゜Ｖ程
度であり、４６号周波数が約５００ Ｋｔ（ｚ以下の用
途（たとえば宿源整流用］においては特性的に問題はな
い。
ング（ＮＪ’ ＠ ＳＢＤは、逆釦圧が４０〜５゜Ｖ程
度であり、４６号周波数が約５００ Ｋｔ（ｚ以下の用
途（たとえば宿源整流用］においては特性的に問題はな
い。
一方、近年、１００〜２００ｖの逆耐圧のＳＢＤが要求
さルることがある。しかし、そのようなＳＢＤとして第
１図のガードリング構造７その″１壕採用すると逆回復
時間が著しく長くなり、ＳＢＤとしての特質が失なわオ
アーでしまうことが判明した。
さルることがある。しかし、そのようなＳＢＤとして第
１図のガードリング構造７その″１壕採用すると逆回復
時間が著しく長くなり、ＳＢＤとしての特質が失なわオ
アーでしまうことが判明した。
即ち、耐圧を上げるためにＮ一層４の比抵抗を高くする
と、Ｎ一層４での順方同市圧降下が上昇し、Ｐ＋ガード
リング２とＮ−Ｊ藝４との接台が順バイアスさｎてし貰
い、Ｐ ガードリング４よシ多量に少数キャリアが注入
さｎｌ、この注入さｎ−ｐ−少数キャリアのために逆回
復り間が著しく長くなる。
と、Ｎ一層４での順方同市圧降下が上昇し、Ｐ＋ガード
リング２とＮ−Ｊ藝４との接台が順バイアスさｎてし貰
い、Ｐ ガードリング４よシ多量に少数キャリアが注入
さｎｌ、この注入さｎ−ｐ−少数キャリアのために逆回
復り間が著しく長くなる。
因みに、第１図の構造葡有する逆耐圧が４０Ｖ程度のＳ
ＢＤに逆回復時間が約５Ｑｎ８でるるか、Ｎ−７＠４の
比抵抗を上昇させて逆耐圧が２００ｖ程度のＳＢＤ’ｒ
作ると、その逆回復時１１ｊ１が３ＱＱｎｓ［なった。
ＢＤに逆回復時間が約５Ｑｎ８でるるか、Ｎ−７＠４の
比抵抗を上昇させて逆耐圧が２００ｖ程度のＳＢＤ’ｒ
作ると、その逆回復時１１ｊ１が３ＱＱｎｓ［なった。
なお、Ｐカードリング２をｔ！；／けないようにすｎは
、逆回復時間は短くなるが、前述したように゛電界集中
が発生し、＾劇圧隷子奮安７的Ｖこ得ることか困離であ
る。
、逆回復時間は短くなるが、前述したように゛電界集中
が発生し、＾劇圧隷子奮安７的Ｖこ得ることか困離であ
る。
不発！）Ｉは上記の事情に鎧与てなさｎたもので、逆回
復時間が短かく、かつ高耐圧を廟ｆるガードリング付き
ショットキーバリヤーダイオードケ提供するものである
。
復時間が短かく、かつ高耐圧を廟ｆるガードリング付き
ショットキーバリヤーダイオードケ提供するものである
。
即ち、本発明は、ガードリング＋Ｉきショットキーバリ
ヤーダイオードにおいて、バリヤーＪＦ４全ガードリン
グから岬して設ＶＪ１ こｎらの間の基板領域上に絶縁
膜を設け、さらにカードリング上の絶縁膜の一部に窓穴
ｒ設けて抵抗層音形成し、この抵抗層を介してガードリ
ングとバリヤ一層と會毎気的に接続し、前ｉ已基板領域
の寸法ヲガードリングのブレークターラン時のガードリ
ング仙ｉ（／Ｊ空乏Ｊｉ’＋のＩ：、！、とバリヤー島
海部側の柴乏Ｊむの幅との和より小さく設定してなるこ
と荀萄徴と１゛るものである。
ヤーダイオードにおいて、バリヤーＪＦ４全ガードリン
グから岬して設ＶＪ１ こｎらの間の基板領域上に絶縁
膜を設け、さらにカードリング上の絶縁膜の一部に窓穴
ｒ設けて抵抗層音形成し、この抵抗層を介してガードリ
ングとバリヤ一層と會毎気的に接続し、前ｉ已基板領域
の寸法ヲガードリングのブレークターラン時のガードリ
ング仙ｉ（／Ｊ空乏Ｊｉ’＋のＩ：、！、とバリヤー島
海部側の柴乏Ｊむの幅との和より小さく設定してなるこ
と荀萄徴と１゛るものである。
〔発明の次）ｒＩ１例〕
以下、Ｉ’？、１面ケ径照しで不発明の一実施例をロト
産Ｊｌｌ Ｋ口を児りリｆイ５゜ 絹２図は、不発１ル］の一実施例に係る５ＢＩＪケ得る
ための製造工程紮示している。ｐＩＪち、先ず第２ ＠
＋ （ａ） Ｈ＜示すようＶこＮ＋基伏（シリコ７）２
１上に比抵抗が約５ΩのＮ−ｒｔｉ２２を約２０μ４１
１エビタギシヤル成長させたウェハー２０荀Ｉｈ角する
。次に、７Ｐ、２図（ｈ）に示すように上記ウェハー２
０′に酸化してその表１ｈ１全面に：５ｉＯ２１史２３
を形成する。
産Ｊｌｌ Ｋ口を児りリｆイ５゜ 絹２図は、不発１ル］の一実施例に係る５ＢＩＪケ得る
ための製造工程紮示している。ｐＩＪち、先ず第２ ＠
＋ （ａ） Ｈ＜示すようＶこＮ＋基伏（シリコ７）２
１上に比抵抗が約５ΩのＮ−ｒｔｉ２２を約２０μ４１
１エビタギシヤル成長させたウェハー２０荀Ｉｈ角する
。次に、７Ｐ、２図（ｈ）に示すように上記ウェハー２
０′に酸化してその表１ｈ１全面に：５ｉＯ２１史２３
を形成する。
次に、第２（２）（Ｃ１に示１−ように上記５ｉＵ２睦
２３のＤ［足位置にポトエンナンクンロセスによυＫ
穴２４（＋−設ＦＪ−６。？／ｙに、’Ｊ二６ｊ２．
Ｋｌり（２４ｋ ｉｌ’ＨシてＮ−Ｈ＜＝ ２２にボロ
ンを拡Ａメし、こののち第２１Ｎ（ｄ）に示すようにウ
ェハー２０’ｆ丹ひ酸化してその全ｄ４１ Ｖコ５１１
）２１１す２３を形ノ戊する。こ几によって、ボロンが
拡１しさｌまた部分にＰ＋かドリンク２５がたとえは約
５μｍの深さで形成さγしる、次に、第２図（ｅ）に示
すように上記Ｐガードリング２５上のＳ ｉｏ、膜ｊ？
６の一部に窓穴ケ設け、この卸紀にポリシリコン２６
’ｉ ＣＶＴ） （気相成長］法により成長させたの
ち９００〜１０００℃でアニールｌ−行なう。
２３のＤ［足位置にポトエンナンクンロセスによυＫ
穴２４（＋−設ＦＪ−６。？／ｙに、’Ｊ二６ｊ２．
Ｋｌり（２４ｋ ｉｌ’ＨシてＮ−Ｈ＜＝ ２２にボロ
ンを拡Ａメし、こののち第２１Ｎ（ｄ）に示すようにウ
ェハー２０’ｆ丹ひ酸化してその全ｄ４１ Ｖコ５１１
）２１１す２３を形ノ戊する。こ几によって、ボロンが
拡１しさｌまた部分にＰ＋かドリンク２５がたとえは約
５μｍの深さで形成さγしる、次に、第２図（ｅ）に示
すように上記Ｐガードリング２５上のＳ ｉｏ、膜ｊ？
６の一部に窓穴ケ設け、この卸紀にポリシリコン２６
’ｉ ＣＶＴ） （気相成長］法により成長させたの
ち９００〜１０００℃でアニールｌ−行なう。
このとき、アニール後におけるポリシリコン２６の抵抗
値が適当な値になるように不純物濃用ケ調整する。次に
、第２図（ｆ）に示すようにガードリンク２５の内側の
５ｉｆ２膜を除去し５、ここにバリヤー金属全接着（た
とえばプラチナ））ｔて（−）を言ｉ）し、５００℃前
後でシンターケ豹なうことにより１月シリザイド層から
なるバリヤ一層２７台形成する。この揚台、バリヤ一層
２７のｇ剖どガードリング２５との間にＳｉＱ□ＩＩα
２３で梼わｆＬ ７ｉ：領シノヲ残すように、即ちバリ
ヤ一層２７とガードリング２５とケ離して設けるように
前記Ｓ ｉ Ｏ２１ｌｌＴｈ除去を行なう。この領ぢ）
の寸法りは、製造技術上の容易さ、歩留υ全考慮して５
〜８μｍが良い。
値が適当な値になるように不純物濃用ケ調整する。次に
、第２図（ｆ）に示すようにガードリンク２５の内側の
５ｉｆ２膜を除去し５、ここにバリヤー金属全接着（た
とえばプラチナ））ｔて（−）を言ｉ）し、５００℃前
後でシンターケ豹なうことにより１月シリザイド層から
なるバリヤ一層２７台形成する。この揚台、バリヤ一層
２７のｇ剖どガードリング２５との間にＳｉＱ□ＩＩα
２３で梼わｆＬ ７ｉ：領シノヲ残すように、即ちバリ
ヤ一層２７とガードリング２５とケ離して設けるように
前記Ｓ ｉ Ｏ２１ｌｌＴｈ除去を行なう。この領ぢ）
の寸法りは、製造技術上の容易さ、歩留υ全考慮して５
〜８μｍが良い。
次に、第２図（ｇ）に示すようにバリヤーＪ曽２７．５
ｉＯｆｆｉｌｌ鼻２３、ポリクリコン２６の上面および
つエバー２０の下面に金九電極２８會形成し、図示一点
鎖線のＢ１４分で切断して個々の５ＢＬ）のベレットを
祷る。
ｉＯｆｆｉｌｌ鼻２３、ポリクリコン２６の上面および
つエバー２０の下面に金九電極２８會形成し、図示一点
鎖線のＢ１４分で切断して個々の５ＢＬ）のベレットを
祷る。
上述したよ′）ＶＣして得ら１また５Ｉ３Ｄにおいては
、ガードリンク２５とバリヤ一層２７の端部との間の基
板上面にｓ＋ｏ２膜２３膜形３さ１］−、ガードリング
２５上にポリシリコン２６からなる高抵抗層が形成さｎ
ｌこの高抵抗層全弁してガードリング２５とバリヤ一層
２７とが７Ｑ気的に接続さｎている。そして、上記５Ｂ
Ｉ）の定格使用時のバリヤー面における順方向俤圧降下
ＶＦは約ｏ、７５■（バリヤー金属としてたとえはプラ
チナを用いることシこよって、ＶＦが高く、逆電流が少
ないものとなっている）である。そこで、前記ポリシリ
コン２６での電圧降下が０．５Ｖ以上になるように面抵
抗値に設匣しておけば、ガードリング２５の順バイアス
１直勿低く抑えることができるので、逆配圧荀上けるた
めに１Ｃ層２２の比抵抗２旨くしておいても、少数キャ
リヤが上記ポリシリコン２６に注入さｎることは殆んど
なく、逆回復時間は短いものとなる。
、ガードリンク２５とバリヤ一層２７の端部との間の基
板上面にｓ＋ｏ２膜２３膜形３さ１］−、ガードリング
２５上にポリシリコン２６からなる高抵抗層が形成さｎ
ｌこの高抵抗層全弁してガードリング２５とバリヤ一層
２７とが７Ｑ気的に接続さｎている。そして、上記５Ｂ
Ｉ）の定格使用時のバリヤー面における順方向俤圧降下
ＶＦは約ｏ、７５■（バリヤー金属としてたとえはプラ
チナを用いることシこよって、ＶＦが高く、逆電流が少
ないものとなっている）である。そこで、前記ポリシリ
コン２６での電圧降下が０．５Ｖ以上になるように面抵
抗値に設匣しておけば、ガードリング２５の順バイアス
１直勿低く抑えることができるので、逆配圧荀上けるた
めに１Ｃ層２２の比抵抗２旨くしておいても、少数キャ
リヤが上記ポリシリコン２６に注入さｎることは殆んど
なく、逆回復時間は短いものとなる。
また、上記５ＢＩ） において、逆′電圧孕印加してそ
の値ゲ順次増加していったとき、ガードリング２５とバ
リヤ一層端部との間の基ｆｉ！領域における空乏層が次
第に延ひていく様子會第３図（Ｒ）乃至第３図（ｃ）
ＶＣ示している、即ち、逆？１１圧が小さいうちは、第
３［１（＋’ｌ）の如くバリヤ一層２７の端部における
空乏層３１とガードリンク２５による空乏層３２とはか
ｉシ〜ｊ＃２１．でいるので、バリヤ一層端部には電界
集中が生じる。しかし、印加ｔｌＥそのものが低いので
、ここでブレークダウンが生じることはない。印加電圧
を士けてゆくと、両方の空乏層３１，３２が第３図１（
１））の如く接するようＫなシ、さらに印加重圧ケ上け
ると両方の空乏層３１．３２が第３図（ｃ）の如く結合
して従来のガードリング付き５ＢＩ）におけると同様の
空乏層３０となり、バリヤーＪＵ ？、？部にはある程
度以上の電界がかからず、５ＢＩ）のブレークダウンは
ガードリング２５のそｎで決１４ことになる。この場会
、上記ＳＢＤにおいて、ガードリング２５とバリヤ一層
席１部との間の基板領域の寸法りけ、理蘭的にに゛ガー
ドリング２５のブレークダウン時におけるガードリング
２５による空乏層３２の幅Ｗｚとバリヤ一層庁部による
空乏層３１の幅児との和より小さく（Ｌ＜Ｘｖ１＋Ｗ２
）、余裕全見てＬ≦Ｗ２ （Ｌ中５ ｌｏｎ 、 Ｗ２
中１５μ＊ｚ）とさｎている。
の値ゲ順次増加していったとき、ガードリング２５とバ
リヤ一層端部との間の基ｆｉ！領域における空乏層が次
第に延ひていく様子會第３図（Ｒ）乃至第３図（ｃ）
ＶＣ示している、即ち、逆？１１圧が小さいうちは、第
３［１（＋’ｌ）の如くバリヤ一層２７の端部における
空乏層３１とガードリンク２５による空乏層３２とはか
ｉシ〜ｊ＃２１．でいるので、バリヤ一層端部には電界
集中が生じる。しかし、印加ｔｌＥそのものが低いので
、ここでブレークダウンが生じることはない。印加電圧
を士けてゆくと、両方の空乏層３１，３２が第３図１（
１））の如く接するようＫなシ、さらに印加重圧ケ上け
ると両方の空乏層３１．３２が第３図（ｃ）の如く結合
して従来のガードリング付き５ＢＩ）におけると同様の
空乏層３０となり、バリヤーＪＵ ？、？部にはある程
度以上の電界がかからず、５ＢＩ）のブレークダウンは
ガードリング２５のそｎで決１４ことになる。この場会
、上記ＳＢＤにおいて、ガードリング２５とバリヤ一層
席１部との間の基板領域の寸法りけ、理蘭的にに゛ガー
ドリング２５のブレークダウン時におけるガードリング
２５による空乏層３２の幅Ｗｚとバリヤ一層庁部による
空乏層３１の幅児との和より小さく（Ｌ＜Ｘｖ１＋Ｗ２
）、余裕全見てＬ≦Ｗ２ （Ｌ中５ ｌｏｎ 、 Ｗ２
中１５μ＊ｚ）とさｎている。
かくして、」二配笑施例のＳ ＢＤの特性として、配圧
が２００Ｖ程１ｙと太きく、逆回’Ｉｎ昭開β５０ｎｓ
以下の短いものが得らｔまた。
が２００Ｖ程１ｙと太きく、逆回’Ｉｎ昭開β５０ｎｓ
以下の短いものが得らｔまた。
なお５．上言己ＳＢＤにおいて、バリヤ一層２７と５ｉ
Ｃｈ膜２３とポリシリコン２６とが金ａ市権２８によυ
被稙さｔ］ており、８１０２弾２３にフィールドグレー
ト梧造となっているので、８１０２膜２３中のトイオン
の影；ｉ、Ｉｔｌは受けＷくい措造となっている。
Ｃｈ膜２３とポリシリコン２６とが金ａ市権２８によυ
被稙さｔ］ており、８１０２弾２３にフィールドグレー
ト梧造となっているので、８１０２膜２３中のトイオン
の影；ｉ、Ｉｔｌは受けＷくい措造となっている。
なお、上記’ｆ４ 、ｉπｉ ｉ＋ｉのポリシリコン２
６に代えて、ｐ（Ｉｊガードリング２５の川；゛（バイ
アクイ１自を低く抑えるのに必要な所妥抵抗ｆ的ケ廟す
る抵抗層を設け２′Ｉ−はよい。
６に代えて、ｐ（Ｉｊガードリング２５の川；゛（バイ
アクイ１自を低く抑えるのに必要な所妥抵抗ｆ的ケ廟す
る抵抗層を設け２′Ｉ−はよい。
上述したように本発明のガードリンゲイ；１きショット
キーバリヤーダイオードによ１１にｉＳ逆回復時・開が
妃ノか（、かつ高耐圧ケ廟う−るので、その用途が拡大
する第１」点ズＪ＝ある。
キーバリヤーダイオードによ１１にｉＳ逆回復時・開が
妃ノか（、かつ高耐圧ケ廟う−るので、その用途が拡大
する第１」点ズＪ＝ある。
第１図は従来のカート゛リンク伺きショットキーバリヤ
ータイオートな′示すイ１゛ｆ（ルｋＨ：、・明［４１
１、鋒１２１！ＹＪ（ａ）乃至紀２ ！＞！ （ｇ）
Ｉｔｆ不’ｊｈ Ｅ’）４ ｖ＋カードリンクイτ１き
ショットキーバリヤーダイオードの一９ｉノ、４＋ｉ
（＋ｌ［に係る便、“、ｊ端工程ケ示す宿厄嘔、明し１
１、第３ ｉ：：ｌ ｆａ）乃至再】、３図（Ｃ）は不
発明の一笑施例（ｔ（俳・るタイオードにｊＦ−いて逆
１・゛、圧を太きくし７ていつ１にと４３ （／、＋空
乏層の変イヒケ示す構成説明しＩで炙）４〕。 ２ ノ ・・・■喝＋１曽、 ２２・・・１，１− Ｉ
Ｙ、、 ２３ ・・・ ：’ｇ ｉＱ２ｊｉｇ 、２
５・・・ガードリング、２６・・ポリシリコン、２７・
・バリヤ一層、２８・・・イｆン域′亀イン、３１・・
・バリヤ一層端部側の空乏層、３２・・・カートリング
１ｊｊｌ］＜ｒ） ７；ａ芝屑。
ータイオートな′示すイ１゛ｆ（ルｋＨ：、・明［４１
１、鋒１２１！ＹＪ（ａ）乃至紀２ ！＞！ （ｇ）
Ｉｔｆ不’ｊｈ Ｅ’）４ ｖ＋カードリンクイτ１き
ショットキーバリヤーダイオードの一９ｉノ、４＋ｉ
（＋ｌ［に係る便、“、ｊ端工程ケ示す宿厄嘔、明し１
１、第３ ｉ：：ｌ ｆａ）乃至再】、３図（Ｃ）は不
発明の一笑施例（ｔ（俳・るタイオードにｊＦ−いて逆
１・゛、圧を太きくし７ていつ１にと４３ （／、＋空
乏層の変イヒケ示す構成説明しＩで炙）４〕。 ２ ノ ・・・■喝＋１曽、 ２２・・・１，１− Ｉ
Ｙ、、 ２３ ・・・ ：’ｇ ｉＱ２ｊｉｇ 、２
５・・・ガードリング、２６・・ポリシリコン、２７・
・バリヤ一層、２８・・・イｆン域′亀イン、３１・・
・バリヤ一層端部側の空乏層、３２・・・カートリング
１ｊｊｌ］＜ｒ） ７；ａ芝屑。
Claims (1)
- 半導体基板上にバリヤ一層とガードリングとが離ｎて設
けらｎｌこのバリヤ一層の端部１さとガードリングとの
間の基板領域上およびガードリング上に絶縁膜が設りら
几、このガードリング上の絶縁膜の一部に開けらｎた窓
穴に抵抗層が殻けら１１、この抵抗層を介してガードリ
ングとバリヤ一層とが知見的に接続さノ１、前記バリヤ
一層嬬部とガードリンクとの間の基板領域の寸法はガー
ドリングのブレークダウン時のガードリング側の空乏層
の幅とバリヤ一層端部側の窒乏層Ｖ幅とのオ■より不尽
く設足さ１ｔてなることケ付徴とするガードリング付き
ショットキーバリヤーダイオード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108126A JPS59232467A (ja) | 1983-06-16 | 1983-06-16 | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
| EP84303749A EP0129362B1 (en) | 1983-06-16 | 1984-06-04 | Schottky barrier diode with guard ring |
| US06/618,952 US4607270A (en) | 1983-06-16 | 1984-06-08 | Schottky barrier diode with guard ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108126A JPS59232467A (ja) | 1983-06-16 | 1983-06-16 | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59232467A true JPS59232467A (ja) | 1984-12-27 |
| JPH0216591B2 JPH0216591B2 (ja) | 1990-04-17 |
Family
ID=14476592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108126A Granted JPS59232467A (ja) | 1983-06-16 | 1983-06-16 | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4607270A (ja) |
| EP (1) | EP0129362B1 (ja) |
| JP (1) | JPS59232467A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352080A (ja) * | 2000-04-18 | 2001-12-21 | Agere Systems Guardian Corp | セルフ・アライン型ゲーテッド・ショットキー・ダイオードのガード・リングの構造 |
| JP2014241436A (ja) * | 2007-03-26 | 2014-12-25 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
| WO2021144851A1 (ja) * | 2020-01-14 | 2021-07-22 | 三菱電機株式会社 | ショットキーバリアダイオード |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2594596B1 (fr) * | 1986-02-18 | 1988-08-26 | Thomson Csf | Structure semiconductrice associant un ou plusieurs transistors de puissance et leur logique de commande et de protection |
| JPH0618276B2 (ja) * | 1988-11-11 | 1994-03-09 | サンケン電気株式会社 | 半導体装置 |
| US5418185A (en) * | 1993-01-21 | 1995-05-23 | Texas Instruments Incorporated | Method of making schottky diode with guard ring |
| DE19616605C2 (de) | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
| US5859465A (en) * | 1996-10-15 | 1999-01-12 | International Rectifier Corporation | High voltage power schottky with aluminum barrier metal spaced from first diffused ring |
| DE19939484A1 (de) * | 1998-09-01 | 2000-03-09 | Int Rectifier Corp | Schottky-Diode |
| US6066884A (en) * | 1999-03-19 | 2000-05-23 | Lucent Technologies Inc. | Schottky diode guard ring structures |
| DE10015884A1 (de) * | 2000-03-30 | 2001-10-11 | Philips Corp Intellectual Pty | Schottky-Diode |
| US6690037B1 (en) | 2000-08-31 | 2004-02-10 | Agere Systems Inc. | Field plated Schottky diode |
| US6573128B1 (en) | 2000-11-28 | 2003-06-03 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
| US6498108B2 (en) | 2001-02-12 | 2002-12-24 | Fairchild Semiconductor Corporation | Method for removing surface contamination on semiconductor substrates |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| JP2004134589A (ja) * | 2002-10-10 | 2004-04-30 | Sanyo Electric Co Ltd | 半導体装置 |
| US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| US7026650B2 (en) * | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| US20060006394A1 (en) * | 2004-05-28 | 2006-01-12 | Caracal, Inc. | Silicon carbide Schottky diodes and fabrication method |
| US20060092592A1 (en) * | 2004-10-14 | 2006-05-04 | Taiwan Semiconductor Manufacturing Co. | ESD protection circuit with adjusted trigger voltage |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| US20080036048A1 (en) * | 2006-08-10 | 2008-02-14 | Vishay General Semiconductor Llc | Semiconductor junction device having reduced leakage current and method of forming same |
| US7672101B2 (en) * | 2007-09-10 | 2010-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit and method |
| TW201015718A (en) * | 2008-10-03 | 2010-04-16 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
| US8519478B2 (en) | 2011-02-02 | 2013-08-27 | International Business Machines Corporation | Schottky barrier diode, a method of forming the diode and a design structure for the diode |
| US8937319B2 (en) * | 2011-03-07 | 2015-01-20 | Shindengen Electric Manufacturing Co., Ltd. | Schottky barrier diode |
| CN103094358A (zh) * | 2011-11-01 | 2013-05-08 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1960465A1 (de) * | 1969-12-02 | 1971-06-09 | Licentia Gmbh | Halbleiteranordnung |
| DE1960455A1 (de) * | 1969-12-02 | 1971-06-09 | Korfmann Gmbh Maschf | Antriebsaggregat |
| US3694719A (en) * | 1970-11-27 | 1972-09-26 | Rca Corp | Schottky barrier diode |
| US4157563A (en) * | 1971-07-02 | 1979-06-05 | U.S. Philips Corporation | Semiconductor device |
| US3890698A (en) * | 1971-11-01 | 1975-06-24 | Motorola Inc | Field shaping layer for high voltage semiconductors |
| RO60829A2 (ja) * | 1973-12-05 | 1976-08-15 | ||
| JPS55103763A (en) * | 1979-01-31 | 1980-08-08 | Nec Home Electronics Ltd | Semiconductor device |
| FR2460040A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede pour realiser une diode schottky a tenue en tension amelioree |
| JPS5949713B2 (ja) * | 1979-12-25 | 1984-12-04 | 日本電信電話株式会社 | シヨツトキバリヤダイオ−ド |
| DE3219598A1 (de) * | 1982-05-25 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schottky-leistungsdiode |
-
1983
- 1983-06-16 JP JP58108126A patent/JPS59232467A/ja active Granted
-
1984
- 1984-06-04 EP EP84303749A patent/EP0129362B1/en not_active Expired
- 1984-06-08 US US06/618,952 patent/US4607270A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352080A (ja) * | 2000-04-18 | 2001-12-21 | Agere Systems Guardian Corp | セルフ・アライン型ゲーテッド・ショットキー・ダイオードのガード・リングの構造 |
| JP2014241436A (ja) * | 2007-03-26 | 2014-12-25 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
| WO2021144851A1 (ja) * | 2020-01-14 | 2021-07-22 | 三菱電機株式会社 | ショットキーバリアダイオード |
| JPWO2021144851A1 (ja) * | 2020-01-14 | 2021-07-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0129362A2 (en) | 1984-12-27 |
| EP0129362A3 (en) | 1985-07-03 |
| EP0129362B1 (en) | 1987-09-09 |
| JPH0216591B2 (ja) | 1990-04-17 |
| US4607270A (en) | 1986-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59232467A (ja) | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド | |
| US4947218A (en) | P-N junction diodes in silicon carbide | |
| JP4314277B2 (ja) | ＳｉＣショットキー障壁半導体装置 | |
| CN110832644B (zh) | 肖特基势垒二极管 | |
| US3943552A (en) | Semiconductor devices | |
| EP0074642B1 (en) | Low-loss and high-speed diodes | |
| US4075650A (en) | Millimeter wave semiconductor device | |
| US7777257B2 (en) | Bipolar Schottky diode and method | |
| US5506153A (en) | Method for manufacture of a controllable power semiconductor element with buffer zone | |
| JP7012306B2 (ja) | トレンチｍｏｓ型ショットキーダイオード及びその製造方法 | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| JPS63124580A (ja) | 高耐圧ｐｎ接合構造及びその形成方法 | |
| JPH0511418B2 (ja) | ||
| US6291306B1 (en) | Method of improving the voltage coefficient of resistance of high polysilicon resistors | |
| US11217670B2 (en) | Semiconductor device having a back electrode including Au-Sb alloy layer and method of manufacturing the same | |
| US7714390B2 (en) | Integrated circuit comprising a substrate and a resistor | |
| KR101016123B1 (ko) | 반도체 다이오드 및 그 제조 방법 | |
| US10529709B2 (en) | Silicon carbide semiconductor device having high breakdown voltage and low on resistance | |
| JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| CN100446276C (zh) | 穿通二极管及其制造方法 | |
| US6518101B1 (en) | Multi-layer diodes and method of producing same | |
| US7170104B2 (en) | Arrangement with p-doped and n-doped semiconductor layers and method for producing the same | |
| US3268375A (en) | Alloy-diffusion process for fabricating germanium transistors | |
| JPH05326925A (ja) | ショットキバリア半導体装置 | |
| JPH048955B2 (ja) |