JPS59223061A

JPS59223061A - 画像読取装置

Info

Publication number: JPS59223061A
Application number: JP58097167A
Authority: JP
Inventors: Katsuichi Shimizu; 勝一清水
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-06-01
Filing date: 1983-06-01
Publication date: 1984-12-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は複数のリニアイメージセンナによシ原稿像を部
分的に重複する様に複数に分割して読取る画像読取装置
に関するものである。

従来、原稿像の読取に際し、高解像度読取を達成すべく
、複数のリニアイメージセンサによシ原稿をｎ分割して
読取シ、その後、各イメージセンサで読取ったデータを
継なげることにより１ラインの画像データを形成する画
像読取装置が提案されている。この装置において、隣接
したイメージセンサ間のデータの継なぎを正確に行なう
ためにはイメージセンサの配置に高精度を要し、もし、
位置ずれが生じると、読取画像に抜けを生じたシ、或い
は重複を生じたシする。これを防止するために、予め、
隣接したイメージセンサの読取領域を重複させる様にし
、この重複領域の画素数（ビット数）を電気的に検出し
、この検出値に基やき重複領域を電気的に除去すること
が考えられる。

また、リニアイメージセンサによシ読取った画像データ
を間引き或いは水増しすることにより、読取画像の縮小
成いは拡大を行なうことが提案されている。このように
読取データが間引かれたシ、水増しされたシすることに
よシ、隣接Ｑたリニアイメージセンナ間の重複量が変化
することがあり、この場合にも読取データが重複或いは
欠落したりすることが考えられる。

本発明は以上の点に鑑みてなされたもので、複数のリニ
アイメージセンサによシ原稿像を部分的に重複する様に
複数に分割して読取る画像読取装置において、隣接する
りニアイメージセンサ間の読取データの継なぎ補正のた
めの重複量の検出を変倍時にも正確に実行可能な画像読
取装置を提供することを目的とする。

また、本発明の他の目的はリニアイメージセンサの位置
ずれ補正を読取速度を低下することなく補償することで
ある。

以下、図面を用い本発明を更に詳細に説明する。

第１図に本発明による複写装置の外観を示す。

本装置は基本的に２つのユニットにょシ構成される。リ
ーダＡとプリンタＢである。このリーダとプリンタは機
械的にも機能的にも分離してあり、それ自身を単独で使
うことが出来るようになっている。接続は電気ケーブル
でのみ接続するようになっている。

第２図にリーダＡの構造断面図を示す。原稿は原稿ガラ
ス３上に下向きに置かれ、その載置基準は正面から見て
左奥側にある。その原稿は原稿カバー４によって原稿ガ
ラス上に押えつけられる。原稿は螢光灯ランプ２により
照射され、その反射光はミ′ラー５，７とレンズ６を介
して、Ｃ０ＤＩの面上に集光するよう光路が形成されて
いる。そして、このミラー７とミラー５は２：１の相対
速度で移動するようになっている。この光学ユニットは
ＤＣサーボモータによって、ＰＬＬをかけながら一定速
度で左から右へ移動する。この移動速度は原稿を照射し
ている往路は１８０　ｍｍ／Ｈで、戻シの復路は４６８
ｍｍ／ｓｅｅである。この副走査方向の解像度は１６　
Ａ１ｎ６ｓ　／ｒａｎである。処理できる原稿の大きさ
はＡ５〜Ａ３まであり、原稿の載置方向はＡ５、Ｂ５．
Ａ４が縦置きで、Ｂ４−、Ａ’３が横置きである。そし
て原稿サイズに応じて光学ユニットの戻し位置を３冬所
設けである。第１ポイントはＡ、５．Ｂ５、Ａ４共通で
原稿基準位置よシ２２０ｍのところ、第２ポイントはＢ
４で同じ（’３６４ｍのところ、第３ポイントはＡ３で
同じ＜４３１．８ｆＲｙｎのところとしである。

次に主走査方向について、主走査中は前記の原稿載置向
きによって最大Ａ４のヨコ巾２９７＋ｍｎとなる。そし
て、これを１６　ｐｅｌ／ｌｎｍで解像す−るために、
ＣＯＤのビット数として４７５２（＝２９７×１６）ビ
ット必要となるので、本装置では２６２８ビツトのＣＣ
Ｄアレーセンサを２個用い、並列駆動するようにした。

従って、１６　ｔｉｎｅａ／ｍｉｎ　。

１８０ｔａｓ／５ｅｃＯ条件ヨ勺、主走査周期（＝ＣＯ
Ｄ　（７）となるｏ　ＣＣＤの転送速度はｆ＝■＝　２
６２８Ｔ　　　３４７．２μ式％式％本例の複写装置は画像編集等のインテリジェンシを持つ
が、このインテリジェンシはリーダ側で、ＣＣＤで読取
った信号を加工して行なっておル、また、リーダから出
力される段階ではいかなる場合に於いても、一定ビツト
数（４７５２）で一定速度（１３，８９Ｍｎ２．　）の
信号が出るようになっている。インテリジェンシの機能
としては、０．５→２．０倍の範囲の任意の倍率、特定
の倍率に拡大／縮小することができる。

リーダユニットの詳細説明を行なう。第３図にリーダユ
ニットのシステムブロック図ヲ示ス。

リーダとのインタフェース信号は右側に示されている。

プリンタと接続する時はコネクタＪＲＩをプリンタ側の
コネクタＪＰＩに接続する。

ＢＥＡＭ、ＤＥＴＥＣＴ信号ＢＤはレーザピームプリン
クを接続した時、レーザ光偏光用のスキャナの回転と同
期をとるためのもので各ラインの先端信号と対応する。

ＶＩＤＥＯは画像信号であシ、それぞれ１ライン当シ一
画素５５　ｎｓ巾で４７５２個出力される。ただし、一
画素は３値まで、すなわち０．１／２．１の状態を持つ
ようにしているので、０では５５ｎｓ巾りで、１／２は
前半の２７．５ｎｓがＨで後半の２７．５１１ｓがＬｌ
ｌでは５５ｎｓ巾Ｈになる。

ＣＣＤ読取部６ｏｌ、６０１′にはＣＣＤ％ＣＣＤ（７
）　りｏツクドライバ、ＣＣＤからの信号増巾器、それ
をＡ／Ｄ変換するＡ／Ｄコンバータが内蔵されている。

このＣＯＤへの制御信号はＣＯＤ制御制御信号部生部６
０３６０３′で生成されＣＣＤ読取部６０１，６０１’
のクロックトライバに供給される。この制御信号はプリ
ンタからの水平同期信号ＢＤに同期して生成される。Ｃ
ＣＤ読取部６０１．６０１′からは６ビツトのデジタル
信号に変換された画像データが出方され画像処理部６０
２．６０２’に入力される。この画像処理部６０２．６
０２′ではＣＯＤ出力をサンプリングして光源の光量を
ＣＰＵが制御する為のサンプリング回路、光源及びレン
ズ等のシエーデング量検出回路及びその補正回路、ＡＥ
機機能桁行う為に各主走査に於ける光量のピーク値を検
出するピークホールド回路、シェーデング補正完了後の
６ビツト画像データを前ライン又は前々ラインのピーク
ホールド値又はディザパターンに基づきスライスレベル
を決め、２値化又は３値化をするための量子化回路を有
し７ている。

画像処理部６０２．６０２’で量子化された画像信号は
画像編集部６０４．６０４’に入力される。

この画像編集部６０４．６０４’には２ジイン分のバッ
ファメモリがある。ｌライン分の容量はｌライン当りの
画素数４７５２の２倍以上の容量を持っている。この理
由は２００％拡大時に各画素データを２倍のサンプリン
グレートにてメモリに書込む為、データ量が倍になるか
らである。又、２ライン分のバッファメモリにしである
のはメモリが書込みと読出しを同時に行なうことができ
ない為に、Ｎライン目の画像データを第１メモリに書込
んでいる時には第２メモリからＮ−１ライン目の画像を
読み出す様にする為である。その他にこの部分にはこの
バッファメモリに画像データを書込む為のライトアドレ
スカウンタ、読み出す為のリードアドレスカウンタとこ
の２つのカウンタがらのアドレス信号を切換える為のア
ドレスセレクタ回路がある。

前記カウンタは初期値がプリセットできるパラレルロー
ドクイプを用い、初期値°はＣＰＵがし℃ボートにロー
ドする様になっている。隣接したＣＣＤ間の自動つなぎ
の為のつなぎ目検出シフトレジスタがある。画像編集部
からの画像データは最初に６０４から出方され次に６０
４′から出力されるので、それをスムーズに切換えて一
本のシリアルな画像データにするのが合成部６０５”？
ｌ’ある。認識部６ｏｓはコピーボタンオン後、プリン
タが空回転期間中に原稿の前走査を行ない、その時に原
稿の置かれている一座標を検出する為のものである。こ
の部分には連続する白画像データ８ビツトを検出するシ
フトレジスタ、工１０ボート、主／副走査カウンタがあ
る。

操作部６０７にはキーマトリクス、ＬＥＤ、液晶及び液
晶ドライバがある。６０８は光学系走査用ＤＣサーボモ
ータであシロ０９はその駆動回路である。６１０は原稿
照明用螢光灯であυ６１１はその点灯回路である。６１
２は光学系ユニットがホームポジションにあることを検
出するホトセンサであｊＤ、６１３は光学系ユニットが
原稿先端を照射する位置にあることを検出するホトセン
サである。ＣＰＵ部６１４はＣＰＵ。

ＲＯＭ、　１ζＡＭ、バッテリバックアップ回路、タイ
マ回路、Ｉ１０インタフェースで構成されている。ＣＰ
Ｕ部６１４は操作部６０７を制御し、オペレータからの
操作指令に従いリーグのシーケンス制御を行なうと同時
にコマンドでプリンタを制御する。又、操作部６０７か
らの画像処理に係る指令に従い原稿走査に先立ち又は原
稿走査中に画像処理部６０２，６０２’、画像編集部６
０４．６０・４′に於ける各種カウンタに対しアークの
セットを行なう。更に、ＣＰ、Ｕは原稿走査に先立ち画
像処理部からの光量データに基づき６１１の螢光灯点灯
装置に対し光量制御を行ない、倍率指令に従い６０９の
ＤＣモータ駆動回路に対し速度データをプリセットした
シ、画像編集部６０４．６０４’がらの画像つなぎデー
タを収集しつなぎ量を算出する。

（変倍）次に原稿像を拡大／縮小する方法について第４図を基に
述べる。変倍の基本的考え方としては、副走査方向はＤ
Ｃサーボモータ６０８の速度を倍率に応じ変化すること
である。ＣＰＵがキー人力された倍率を基に速度を計算
し、更にその速度に対応するＰＬＬ周波数を算出しＩ１
０ラッチ（１）　５８に走査前にプリセットしておく。

復路の時はある固定値がセットされ、それにより高速で
光学系を戻す。これはＣＰＵのＲＯＭに格納された値を
このＩ１０ラッチ（１）にプリセットすることでなされ
る。従って、２倍に拡大する時は等倍時の速度（１８０
ｍｍｌ　５ｅｃ）に対しｂの速度で動かし、号に縮小す
る時は２倍の速度で動かすことになる。主走査は、一定
周波数で出力されてくるＣＣＤ１のシリアル信号（Ａ／
Ｄ変換変換分倍率に応じたクロック・し７ヘトでサンプ
リングする方法である。例えば２倍に拡大する時はＣＯ
Ｄクロックレートの２倍のクロックレートでサンプリン
グすれば源情報１ビットに対し、１ビツト増加でデータ
が得られ％倍に縮小する時はＣＯＤクロックレートの％
クロックレートでサンプリングすれば源情報２ビットに
対し１ビット間引かれたデータが得られるようになる。

ＣＰＵは入力倍率を基にこのクロック・レートを算出し
、副走査開始前にＩ１０ランチ（２１５０にセットする
ようにする。前述した如く、ＣＣＤ１は２６２８ビツト
構成であるがその中にはダミービットが３６ビツトあり
有効ビットは２５９２ビツトということになる。そして
その駆動周波数は７．５６９Ｍ１ｚであって、その（ｇ
号ラインがφ１クロックライン５５である。変倍の為の
クロックは、φ１と同じ源発振とＩ１０ラッチ（２）の
値に基づきＶ　ＣＯ（９）で発振される周波数をＰＬＬ
４８で同期をとすφ２として可変周波数を形成している
。ＣＣＤＩから出力される２５９２ビツトのアナログ信
号はＡＭＰ４２で増巾されＡＧＣ（自動利得制御回路）
にかけられる。ＡＧＣ４３は、螢光灯の長期的な光量変
化、原稿の地肌等によって白レベルが変化するので、そ
の白レベルを検知し、それからの相対的変化量がＡ／Ｄ
コンバータ４４にかけられるよう白レベルをクランプす
る回路である。そしてＡＧＣ４３の出力はＡ／Ｄコンバ
ートされ２値である６ビツトのパラレルビットに変換さ
れる。一方デイザＲＯＭ５４は主走査方向は８ビット間
隔、副走査方向も８ビット間隔で同じ重みコード（６ビ
ツト）が出力するよう設定してあり、そしてこの８Ｘ８
＝６４ビツトのマトリックス内は３２種の重みコードが
割振られてｍ−る。従って３ビツトの主走査カウンタ５
１ξ３ビツトの副走査カウンタ５２によってこの″ｆイ
ザＲＯＭ５４をアドレッシングしてやることによって異
なった重みコードが出力される。又この８Ｘ８の中に設
定されている重みコードの組合せは複１数組あり、その
組合せによってハーフトーン画像の再現性を変えられる
よう配慮されている。この組合せの選択はＩ１０ラッチ
（３）　５３により行なわれ、このラッチへのプリセッ
トはＣＰＵＫ′よって副走査開始前に行なわれる。この
生走査カウンタ５１は倍率による可変周波数であるφ２
クロックによって駆動され、副走査カウンタ５２はＢＥ
ＡＭＤＥＴＥＣＴ信号により駆動される。そして、この
ディザＲＯＭ５４からの６ビツトの重みコードと人／Ｄ
変換：した６ビツトコードがコンパレータ４７でコンパ
レートされ２値化された、／リアルなハーフトーン再現
可能な画像信号が得られるようになっている。従って異
なったクロックレートでサンプリングすると言った意味
はめ変換値を、異なったクロックレートで出力される重
みコードとコンパレートされるという意味である。もし
、このコンパレートをφ１と同レートでコンパレート後
、変倍を単純にビットの間引、挿入を、あるアルゴリズ
ムの下で行なった場合通常の２値画像ならそれでいいが
、ハーフトー／でディザがかかったものを行なったなら
ば、４５°のディザパターンが３０°とか６０°とかの
パターンになったり、それが階段状になってしまいスム
ーズな再現が得られなくなる。従って、本例では、コン
パレートのレートを変倍の倍率に応じて変えるようにし
た。

次に４５の回路であるが、これはＡ／Ｄ変換による変換
時間が各ビットにより異なる為に再度φ、でジツチし同
期を合わせている。又、当然のこととして、シフトメモ
リ５７−１．５７−２のアドレスカウンタはφ２クロッ
クで動かされる。以上によって、シフトメモリ５７−１
．５７−２には等倍時には２５９２ビツト入シ、％倍時
には１２９６ビツト、２倍時には５１８４ビツト入るこ
とになる。

副走査用ＤＣモータ６０８の速度はＣＰＵにＩ１０ラッ
チ（１）　５　Ｂにプリセットされた値がＶＣＯ５９に
入力され、これによる発振周波数が原発振とＰＬＬ６０
と同期がとられサーボ回路６１に印加されることによっ
て制御される様になっている。尚、変倍時の副走査のス
トロークはいかなる倍率に於いても第３ポイント（４３
１，８ｍｍ’）まで走査する。これにより無段階変倍す
る領域指定に対し都合がいい。

（ＣＯＤ継目補正）画像データを処理して画像の拡大成いは縮小を行なう場
合に複数のリニアイメージセンサの隣接するＣＯＤの重
複画素数を検出する方法は、予め変倍率に応じて読取り
画像データを間引き／挿入してメモリに入れ、このメモ
リデータを読み出して各倍率に応じた重複画素数を算出
することが考えられる。

ところが、このや９かたでは、縮小倍率時は画像データ
が間引されているので、検出された重複画素数の精度が
悪化完全とはいえない。又拡大倍率時にあっては画像デ
ータが水増しされているので、重複画素数を検知する場
合、通常サーチするデータ量は一定数（例えば１２８ビ
ツト）であることによシ、光学的に重複できる量が狭め
られ、リニアイメージセンサを取付ける際の取付は精度
が厳しく押え込まなければない０そこで、更にこのような問題を除去した継目補正を以下
述べる。

第５図に示す如くリーダ（光学系）のホーム位置上の主
走査中にわたって全面が均一な白色板ＷＢを設け、通常
光学系がホーム・、ポジションにあって、光源を点灯し
た時は゛この白色板が照射されその反射光がＣＯＤに入
力されるようになっている。従って、制御回路はホーム
ポジションにある時、光量のバラツキ、２つのＣＣＤの
感度のバラツキを補正（シェーディング補正）する。又
、この白色板の中心位置に１．５ｕ巾で副走査方向に長
い黒細線Ｂｌを設けである。尚この細線は童子化の整数
倍寸法中であればよい０そして、同じく光学系がホーム
位置にある時、光源を点灯することによって２つのＣＯ
Ｄの各々の端部の読取りビットにこの黒細線が現われる
ので、これらＣＯＤの信号をシフトメモリに入力し、Ｃ
ＣＤＩ系信号の下位１２８ビツト、ＣＣＤＺ系信号の上
位１２８ビツトを比較する。

そして第６図に示す如くこの各々の１２８ビツト・デー
タは前後に必ず白ビットが現われ黒ビットがサンドイッ
チになっていることを確認する。そしてＣＣＤＩ系の下
位の白ビツト数とＣＣＤＺ系の上位の白ビツト数と黒ビ
ット数を加えたビット数をＣＣＤＺ系のシフト・メモリ
から読出す時に間引く。図中ＣＯＤの矢印は主走査方向
、副の矢印は副走査方向を示す。

第７図に具体的な方法を記す。シフト・メモリに画像信
号を書込む為には、シフト・メモリ５７−１．５７−２
にスタティックＲＡＭを使うので書込み用アドレス・カ
ウンタ（ライトアドレス・カウンタ６３）と読み出し用
アドレス・カウンタ（リード・アドレス・カウンタ６４
゜６５）を設ける。

まず、シフト・メモリーに書込むにあたって、ＣＰＵは
予め倍率を等倍にし等倍の倍率に相当するライトクロッ
クφ２を得るようにする。次にＣＣＤ１系の上位８ビツ
ト（主走査で最初に出てくるビットがＭＳＢ）とＣＣＤ
Ｚ系の下位８ビツトを収りだすために、ＣＣＤＩ系のラ
イト・アドレス・カウンタ６３に等倍時のデータ蓋に相
当する２５９２をセットし、ＣＣＤｚ系のアドレス・カ
ウンタに０８Ｈ（ヘキサコードの０８）をセットし、ダ
ウ゛ンカウントモードに指定する。一方各々のＣＣＤか
らの画像信号を入力する８ビツトのシフトレジスタを設
け、このシフトレジスタの駆動期間をＣＣＤの主走査期
間を示すＶＩＤＥＯＥＮＡＢＬＥ信号の立上りから、前
記カウンタ（ＶＩＤＥＯ，ＥＮＡＢＬＥ期間出力される
クロックにより動く。）のリップル・キャリまでとする
ことによって、ＣＣＤ１系のシフトレジスタには、ＣＣ
Ｄ１系の最上位８ビツトの、ＣＣＤｚ系のシフトレジス
タには最下位８ビツトの画像信号が残ることになる。そ
して、これらのシフトレジスタに残った値はＣＰＵに読
み取られメモリに記憶する。次に、ＣＣＤ１系の上位９
〜１６ビツト、ＣＣＤｚ系の下位９〜１６ビツトを取り
出すために、ＣＣＤ１系のライト鳴アドレス・カウンタ
には（２５９２−８）をセットし、ＣＣＤｚ系のライト
・アドレス・カウンタには１０Ｈをセットし、以下前記
と同様の手法によって読み出す。この動作を次々と繰返
し、ＣＣＤＩ系の上位１２８ビツト、ＣＣＤＺ系の下位
１２８ビツトをメモリに展開した後、黒ビット数、ＣＣ
ＤＩ系の下位白ビツト数、ＣＣＤ２系の上位白ビツト数
を算出する。

そしてこのように得たＣＣＤＩ系の下位白ビツト数、Ｃ
ＣＤ２系の上位白ビツト数及び黒ビット数によシ倍率に
応じて算出したビット数をＣＣＤＺ系のシフト・メモリ
から読み出す時に間引くことによって主走査方向の継な
ぎを達成する０次に継なぎ論理成立後のシフト・メモリの動きを説明す
る。シフト・メモリに書込む時は、ＣＣＤＩ系及びＣ０
Ｄ２系のライト・アドレス・カウンタに２５９２ｘ倍率
値をプリセットし、ダウンカウントでシフト・メモリを
アドレッシングして書込む。シフト・メモリから読出す
時にまず考慮しなければならないのは原稿の主走査方向
の基準である。第５図に示す如く、原稿載置基準は継な
ぎ用の黒細線Ｂｌ（１，５ｓｍ巾）の中心から１４８．
５ｍのところにあるので、ＣＣＤ１系のシフト・メモリ
の読み出し開始アドレスは設定倍率を考慮し、（（上記
の下位白ビツト数）＋（黒ビット数／２　）　＋　（１
４８，５Ｘ１６　）　）×倍率の値になる。ＣＣＤＺ系
の読み出し開始アドレスは（（２５９２）−（継なぎビ
ット数））×倍率の値である。そして１３．８９［ｚで
４７５２パルスのリード・クロックによってまずＣＣＤ
１系のリード・アドレス・カウンタ（１）をダウンカウ
ントで動かし、０になりリップル・キャリが出たらＣＣ
Ｄ２系のリード・アドレス・カウンタ（２）をダウン・
カウントで動かす。

第６，７図により更に詳細にこれらシフト・メモリに係
る一路動作を説明する。シフト・メモリ（１）はＣＣＤ
Ｉ系の画像データが入るスタティック・メモリである。

シフト・メモリ（２）はＣＯＤ　（２１系の画像データ
が入るスタティック・メモリである０ライト・アドレス
九カウンタ６３はシフト・メモリ（ｌ）、及び（２）に
データを書込む時のアドレス・カウンタである。リード
・アドレス・カウンタ（１）はシフト・メモリ（１）か
らデータを読み出す時のアドレス・カウンタであり、リ
ード・アドレス・カウンタ（２）はシフト・メモリ（２
１−から読み出す時のアドレス・カウンタである。アド
レス・セレクタ（１）はライト・アドレス・カウンタ６
３のアドレス信号とリード・アドレス・カウンタ（１）
のアドレス信号のいずれかを選択しシフト・メモリ（１
）をアドレッシングするだめのものであシ、アドレス・
セレクタ（２）上２イト・アドレス・カウンタ６３のア
ドレス信号とシード・アドレス・カウンタ（２）のアド
レス信号のいずれかを選択しシフト・メモリ（２）をア
ドレッシングするだめのものである。シフト・レジスタ
７４はＣＣＤ１系の画像データを最下位から８ビツトず
つ取シ出すだめのレジスタであり、シフトレジスタ７６
はＣＣＤＺ系の最上位から８ビツトずつ画像データを取
り出すだめのレジスタである。Ｆ／Ｆ　７３はＶＩＤＥ
ＯＥＮＡＢＬＥ　信号の立上シでセットし、ライト・ア
ドレス・カウンタ６３のリップル・キャリでリセットす
るＦ／Ｆでシフトレジスタ７４に入力する期間を制御す
るだめのものであり、Ｆ／Ｆ７５はＶＩＤＥＯＥＮＡＢ
ＬＥの立上りでセットし、リード・アドレスカウンタ（
２）のリップル・キャリでリセットするＦ／Ｆで、シフ
トレジスタ７６に入力する期間を制御するためのもので
ある０Ｉ１０レジスタ６６〜６９はライト・アドレスカ
ウンタ６３、リード・アドレス・カウンタ６４゜６５に
それぞれプリセット値をＣＰＵが与えるだめのレジスタ
である。ｌ１０ｖジスタ６８はアドレス・セレクタ７０
．７１にどちらのカウンタ値を選択するかＣＰＵが指定
するためのもの、リード・アドレス・カウンタ（２）を
ライトクロックかリードクロックで動かすかを決めるた
めのものと、継なぎを行なうにあたってｔｅｓｔ信号を
与えることによって１ライン分の画像データを等倍率の
クロックレートでＣＣＤドライバ回路からシフト・メモ
リ回路に対し与えてくれるようＣＰＵが制御するだめの
ものである。

この回路図に従い、継なぎを行なうためにＣＣＤｌ系の
画像データを最下位よシ８ビットずつ、Ｃ０Ｄ２系の画
像データを最上位より８ビツトずつ１２８ビット取り出
す動作を説明する。

■リード・アドレス・カウンタ（２）ラダランカウント
モードにセットし、ｌ１０ｖジスタ（１）に２５９２を
プリセットし、ｌ１０ｖジスタ（３）に７１１をプリセ
ットする。■ＴＥＳＴ（占号に１１固パルスを与えると
第４図のＣＯＤドライバから１個のＶＩＤＪう０　、ｌ
：ＮＡＢＩＪ３　、等倍率のφ２クロックが発生し画像
データがシフトメモリー（１）と８ビツトシフトレジス
タ（１１，（２＋に与えられる。そしてＶＩＤＪＩＯｇ
ＮｋＢＬＥ　　がなくなったらシフト。

レジスタ７４．７６の８ビツトを順次メモリに取り込み
記憶する。■Ｉ１０ｌ１０ｖジスタに（２５９２−７Ｈ
）を、ｌ１０ｖジスタ（２１に１０Ｈをセットする。■
とじて再び■を行なう。ｄ以下同様にしてｌ１０ｖジス
タ（１）に（２５９２−７７Ｈ）金、ｌ１０ｖジスタ（
２）に７Ｆ）（をセラ７６を読込むまで行なう。以上継
ぎ目補正については同出願人による特願昭５７−１２８
０７３号明細書に詳しい。

継なぎ蓋検出後は、操作部からの倍率指示に従い、原稿
走査に先だち、ＣＰＵばｌ１０ｖジスタ（１）に２５９
２　Ｘ倍率値をセットし、リード・アドレス・カウンタ
（２）をダウンカウントモードにし、ｌ１０ｖジスタ（
２）には（（ＣＣＤｌ系の下位白ビツト数）＋（黒ビッ
ト数／　２　）　＋２３７６）Ｘ倍率をセットし、ｌ１
０ｖジスタ（３）に（２５９２−継々ぎビット数）×倍
率をセットするということになる。

このように、隣接したＣＣＤ間の重複画素の検出は画像
の変倍処理時であっても、等倍時と同様に行ない、検出
した重複画素に倍率を考慮して得たデータにより、倍率
に応じたＣＯＤの継なぎ処理を実行する。このように、
変倍処理されたデータにより継なぎ処理を実行しない構
成なのでＣＣＤ間の重複画素検出の精度の悪化確な継な
ぎ処理を達成できるものである０次に、以下、説明して
来たＣＣＤ継なぎ量検出の為の？１ｉｌｉ　’Ｍをいつ
行なりがであるが、本実施例では第８図の１１ＩＩ１１
乍フローチヤートから明らかな様にコピーボタンが押さ
れる１σに行なう。その理由は、例えばパワーオン直後
−回のみとした場合、ｊ変Ｒ（さなる読取（走査）動作
に於ける光学予ユニットの起動９反転等の制激によりＣ
ＣＤユニツ）Ｋ振動が伝わり１位置ズレを起こす可能′
住があるので、途中で必ず見直しが必要でりると考えら
れるからである。問題となるズレ坩はＣＣＤ１画素ピッ
チ（本実施例のＣＣＤでは１１μｍ）程度であるので、
その可ｎ目性は碓めて商いと云える。

それでは理想的には各読取サイクル毎ということに側層
が必要になると云うことになるが、゛これでは処理スピ
ードに低下をきたす結果に外る。

そこで、本実施例では処理速度に影響を与えず、最大限
、機械的ズレを補償する方法とじてコピーボタンが押さ
れて一連のコピー動作に入る直前に測定を行なうもので
ある。これによシ、処理スピードの低下を押えるととも
に且つ、各一連の読取処理に際し、常に正確なＣＯＤの
つなぎ処理が実行されることとなる。尚、このつなぎ処
理をコピーボタンが押された後、光源が所定光量に達す
る迄のウェイト時間中に行なえば、更なる時間短縮とな
る。

【図面の簡単な説明】

第１図は本発明を適用した複写装置の外観図、第２図は
リーダの構造断面図、第３図はり−ダユニットの回路構
成図、第４図は画像の変倍処理に係る回路図、第５図及
び第６図は継なぎ処理を説明する図、第７図はつなぎ処
理を達成するための回路図、第８図はつなぎ処理のタイ
ミングを示すフローチャート図であり、６０１゜６０１
′はＣＣＤ、６０７は操作部、６０８はＤＣモータ、Ｂ
ｌは黒細線、ＷＫは白色板である。

Claims

【特許請求の範囲】

（１）　　複数のリニアイメージセンサにより原稿像を
部分的にＭ復する様に分割して読取る画像読取装置にお
いて、隣接したイメージセンサ間の画像つなぎ処理を倍
率に応じて行なうことを特徴とする画像読取装置。
（２）　　複数のリニアイメージセンサにより原稿像を
部分的に重複する様に分割して読取る画像読取装置にお
いて、隣接したイメージセンサ間の重複読取量の検出は
画像の変倍時にも、変倍率に拘らず行なうことを特徴と
する画像読取装置。
（３）特許請求の範囲第（１）項において、検出した重
複読取量に倍率に応じた係数を乗じたデータにより隣接
したリニアイメージセンナ間のつなぎ処理を行なうこと
を特徴とする画像読取装置。
（４）　　複数のリニアイメージセンサによシ原稿像を
部分的に重複する様に分割して読取る画像読取装置にお
いて、隣接したイメージセンサ間の重複読取量を一連の
読取開始時に実行することを特徴とする画像読取装置０