JPS5921233B2 - ステレオ復調回路 - Google Patents
ステレオ復調回路Info
- Publication number
- JPS5921233B2 JPS5921233B2 JP51110366A JP11036676A JPS5921233B2 JP S5921233 B2 JPS5921233 B2 JP S5921233B2 JP 51110366 A JP51110366 A JP 51110366A JP 11036676 A JP11036676 A JP 11036676A JP S5921233 B2 JPS5921233 B2 JP S5921233B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- differential amplifier
- stereo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はステレオ復調回路に関する。
以下に先ず本出願人が先に出願したステレオ復調回路に
ついて第１図について説明する。
ついて第１図について説明する。
第１図に於て、１は複合ステレオ信号の供給される入力
端子、２ａ、２ｂは３８ｋＨｚの副搬送波信号の供給さ
れる入力端子、３Ｌ、３Ｒはステレオ復調出力たる左及
び右音声信号出力端子である。
端子、２ａ、２ｂは３８ｋＨｚの副搬送波信号の供給さ
れる入力端子、３Ｌ、３Ｒはステレオ復調出力たる左及
び右音声信号出力端子である。
又、４は電源端子であって、これに電源子Ｂが接続され
る。
る。
６及び７は複合ステレオ信号が夫々供給される第１及び
第２の差動増幅回路である。
第２の差動増幅回路である。
１０は第３及び第４の差動増巾回路（差動スイッチング
回路）８及び９からなり、副搬送波信号及び第１の差動
増巾回路６よりの複合ステレオ信号が供給されて掛算さ
れる掛算回路である。
回路）８及び９からなり、副搬送波信号及び第１の差動
増巾回路６よりの複合ステレオ信号が供給されて掛算さ
れる掛算回路である。
２３は電流中継回路（カレントミラー回路）である。
第１の差動増巾回路６は増巾用トランジスタＱｔ 、Ｑ
２及び定電流用トランジスタＱ３から構成されている。
２及び定電流用トランジスタＱ３から構成されている。
増巾用トランジスタＱｔ ＝ Ｑ２の各エミッタは直線
性改善のための抵抗器３６を通じて互いに接続される。
性改善のための抵抗器３６を通じて互いに接続される。
定電流用トランジスタＱ３はトランジスタＱ３ａｔＱ３
ｂからなり、トランジスタＱ３ ａ ｔ Ｑ３ ｂの各
コレクタは夫々トランジスタＱ１゜Ｑ２のエミッタに接
続され、その各エミッタは夫々抵抗値の等しい抵抗器４
３．４４を通じて接地されている。
ｂからなり、トランジスタＱ３ ａ ｔ Ｑ３ ｂの各
コレクタは夫々トランジスタＱ１゜Ｑ２のエミッタに接
続され、その各エミッタは夫々抵抗値の等しい抵抗器４
３．４４を通じて接地されている。
第２の差動増巾回路７は増巾用トランジスタＱ、 、
Ｑ５及び定電流用トランジスタｑから構成されている。
Ｑ５及び定電流用トランジスタｑから構成されている。
増巾用トランジスタＱ４．Ｑ５の各エミッタは直線性改
善のための抵抗器（抵抗器３６♂同じ抵抗値）３７を通
じて互いに接続される。
善のための抵抗器（抵抗器３６♂同じ抵抗値）３７を通
じて互いに接続される。
又、定電流用トランジスタＱ６はトランジスタＱ６ ａ
。
。
Ｑａ ｂから成り、トランジスタＱ６ａ、Ｑ６ｂの各コ
レクタは夫々トランジスタＱ４．Ｑ５のエミッタに接続
され、その各エミッタは抵抗器（抵抗器４３゜４４と抵
抗値の等しい）４５．４６を通じて接地されている。
レクタは夫々トランジスタＱ４．Ｑ５のエミッタに接続
され、その各エミッタは抵抗器（抵抗器４３゜４４と抵
抗値の等しい）４５．４６を通じて接地されている。
掛算回路１０は上述したように、第３及び第４の差動増
巾回路８及び９から構成されている。
巾回路８及び９から構成されている。
第３の差動増巾回路８は一対の増巾用トランジスタＱ７
．Ｑ８から構成されている。
．Ｑ８から構成されている。
第４の差動増巾回路９は増巾用トランジスタＱＱ 、Ｑ
ｌｏから構成されている。
ｌｏから構成されている。
そして、これら、第３及び第４の差動増巾回路８，９に
入力端子２ａ及び２ｂより３８ｋＨｚの副搬送波信号が
平衡入力として供給されている。
入力端子２ａ及び２ｂより３８ｋＨｚの副搬送波信号が
平衡入力として供給されている。
そして、この掛算回路１０は、第１の差動増巾回路６の
各増巾用トランジスタＱ１．Ｑ２のコレクタ側に積上げ
られる如く接続されている。
各増巾用トランジスタＱ１．Ｑ２のコレクタ側に積上げ
られる如く接続されている。
トランジスタＱ７及びＱ、の各コレクタは、負荷抵抗器
２０を通じて電源Ｅ３に接続され、トランジスタＱ８及
びＱｌｏの各コレクタは負荷抵抗器２１を通じて電源Ｅ
３に接続されている。
２０を通じて電源Ｅ３に接続され、トランジスタＱ８及
びＱｌｏの各コレクタは負荷抵抗器２１を通じて電源Ｅ
３に接続されている。
これら負荷抵抗器２０及び２１は同じ抵抗値ＲＬを有し
ている。
ている。
そして。トランジスタＱ７及びＱ、の各コレクタより左
音声信号出力端子３ Ｌが導出され、トランジスタＱ８
及びＱｌｏの各コレクタより右音声信号出力端子３Ｒが
導出されている。
音声信号出力端子３ Ｌが導出され、トランジスタＱ８
及びＱｌｏの各コレクタより右音声信号出力端子３Ｒが
導出されている。
電流中継回路（カレントミラー回路）２３は掛算回路１
０の第３及び第４の差動増巾回路８，９の各トランジス
タのコレクタ側に積上げる如く接続されたトランジスタ
Ｑ１１．Ｑ１□及び第２の差動増巾回路７のトランジス
タｑのコレクタ側に接続されたトランジスタＱ１３ ｔ
Ｑ１４から構成されている。
０の第３及び第４の差動増巾回路８，９の各トランジス
タのコレクタ側に積上げる如く接続されたトランジスタ
Ｑ１１．Ｑ１□及び第２の差動増巾回路７のトランジス
タｑのコレクタ側に接続されたトランジスタＱ１３ ｔ
Ｑ１４から構成されている。
トランジスタＱ７及びＱ、の各コレクタがトランジスタ
Ｑｔｔのコレクタに接続され、トランジスタＱｏのエミ
ッタが電流帰還用エミッタ抵抗器３８を通じて電源端子
４に接続されている。
Ｑｔｔのコレクタに接続され、トランジスタＱｏのエミ
ッタが電流帰還用エミッタ抵抗器３８を通じて電源端子
４に接続されている。
更にトランジスタＱ８及びＱＩＯの各コレクタが、トラ
ンジスタＱ１２のコレクタに接続され、トランジスタＱ
１□のエミッタが電流帰還用エミッタ抵抗器３９を通じ
て電源端子４に接続されている。
ンジスタＱ１２のコレクタに接続され、トランジスタＱ
１□のエミッタが電流帰還用エミッタ抵抗器３９を通じ
て電源端子４に接続されている。
トランジスタｑのコレクタがトランジスタＱ１４のコレ
クタ及びトランジスタＱ１３のベースに接続され、トラ
ンジスタＱ１４のエミッタが電流帰還用エミッタ抵抗器
４０を通じて電源端子４に接続され、トランジスタＱ１
３のコレクタが接地され、トランジスタＱ１３のエミッ
タがトランジスタＱ１４のベースに接続されると共にト
ランジスタＱ１、及びＱ１２の各ベースに接続される。
クタ及びトランジスタＱ１３のベースに接続され、トラ
ンジスタＱ１４のエミッタが電流帰還用エミッタ抵抗器
４０を通じて電源端子４に接続され、トランジスタＱ１
３のコレクタが接地され、トランジスタＱ１３のエミッ
タがトランジスタＱ１４のベースに接続されると共にト
ランジスタＱ１、及びＱ１２の各ベースに接続される。
同、抵抗器３９，４０．４１は同じ抵抗値である。
斯くして、トランジスタＱ１４のコレクタ・エミッタ間
に流れる複合ステレオ信号に基づく電流がトランジスタ
Ｑ１１及びＱ１□に中継される。
に流れる複合ステレオ信号に基づく電流がトランジスタ
Ｑ１１及びＱ１□に中継される。
第１及び第２の差動増巾回路６及び１の各トランジスタ
Ｑｌ、Ｑ２．Ｑ４及びＱ５にはバイアス電源（定電圧重
分）Ｂ２によって、夫々同じ抵抗値の抵抗器１５，１６
，１７及び１８を介して同一バイアス電圧か与えられて
いる。
Ｑｌ、Ｑ２．Ｑ４及びＱ５にはバイアス電源（定電圧重
分）Ｂ２によって、夫々同じ抵抗値の抵抗器１５，１６
，１７及び１８を介して同一バイアス電圧か与えられて
いる。
同、トランジスタＱ、 、 Ｑ、の各ベース間には抵抗
器４１が接続されている。
器４１が接続されている。
そして、入力端子１よりの複合ステレオ信号が増巾回路
６のトランジスタＱ２のベースに供給されるようになさ
れると共に、複合ステレオ信号が分離度調整用可変抵抗
器５を通じて第２の差動増巾回路ＴのトランジスタＱ５
のベースに供給されるようになされている。
６のトランジスタＱ２のベースに供給されるようになさ
れると共に、複合ステレオ信号が分離度調整用可変抵抗
器５を通じて第２の差動増巾回路ＴのトランジスタＱ５
のベースに供給されるようになされている。
第１及び第２の差動増巾回路６，７の定電流用トランジ
スタＱ３ａ、Ｑ３ｂ、Ｑ６ａ、Ｑ６ｂに対して、電源端
子４及び接地間に接続されたミューティング制御スイッ
チＳＷ−抵抗器３０−トランジスタＱ１５−抵抗器４２
の直列回路及びトランジスタＱ１５のコレクタ・ベース
間に接続されたトランジスタＱ１６よりなる回路が設け
られる。
スタＱ３ａ、Ｑ３ｂ、Ｑ６ａ、Ｑ６ｂに対して、電源端
子４及び接地間に接続されたミューティング制御スイッ
チＳＷ−抵抗器３０−トランジスタＱ１５−抵抗器４２
の直列回路及びトランジスタＱ１５のコレクタ・ベース
間に接続されたトランジスタＱ１６よりなる回路が設け
られる。
トランジスタＱ１５のベースはトランジスタＱ３ａ ｔ
Ｑ３ｂ ｔＱｅ ａ 。
Ｑ３ｂ ｔＱｅ ａ 。
Ｑａｂの各ベースに共通に接続される。
そして、抵抗器４２は抵抗器４３，４４，４５，４６と
抵抗値が等しくされる。
抵抗値が等しくされる。
そしてトランジスタＱ１５゜Ｑｌａ ｔ Ｑ３ ａ ｔ
Ｑ３ ｂ ｙ Ｑａ ａ ｔ Ｑａ ｂ及び抵抗器４
２．４３，４４，４５，４６にて電流中継回路（カレン
トミラー回路）５０が構成される。
Ｑ３ ｂ ｙ Ｑａ ａ ｔ Ｑａ ｂ及び抵抗器４
２．４３，４４，４５，４６にて電流中継回路（カレン
トミラー回路）５０が構成される。
そして、従来と同様に、ＦＭ中間周波増巾回路よりの中
間周波信号を検波（振幅検波）し、この検波出力が所定
レベル以下のとき出力が得られる回路（図示せず）を設
け、その出力をミューティング制御信号として、之にて
スイッチ（実際には半導体スイッチング素子）ＳＷを制
御し、ミューティング時にオフにするようにしている。
間周波信号を検波（振幅検波）し、この検波出力が所定
レベル以下のとき出力が得られる回路（図示せず）を設
け、その出力をミューティング制御信号として、之にて
スイッチ（実際には半導体スイッチング素子）ＳＷを制
御し、ミューティング時にオフにするようにしている。
同、トランジスタＱ１．Ｑ２．Ｑ３ａ、Ｑ３ｂ、Ｑ４゜
Ｑ５ ｙ Ｑａ ａ 、Ｑａ ｂ ｔ Ｑ７ ｔ Ｑｇ
ｔ Ｑ９ ｔ Ｑｔｏは同じ特性のＮＰＮ形トランジ
スタ、トランジスタＱ１１゜Ｑ１２ ｔ Ｑ１４は同じ
特注のＰＮＰ形トランジスタ、トランジスタＱ１３はＰ
ＮＰ形（縦形）トランジスタである。
Ｑ５ ｙ Ｑａ ａ 、Ｑａ ｂ ｔ Ｑ７ ｔ Ｑｇ
ｔ Ｑ９ ｔ Ｑｔｏは同じ特性のＮＰＮ形トランジ
スタ、トランジスタＱ１１゜Ｑ１２ ｔ Ｑ１４は同じ
特注のＰＮＰ形トランジスタ、トランジスタＱ１３はＰ
ＮＰ形（縦形）トランジスタである。
次にこの第１図の回路の動作を第２図の等価回路をも参
服して説明しよう。
服して説明しよう。
第２図に於て、第１図と対応する部分には同一信号を付
して重複説明を省略する。
して重複説明を省略する。
第２図に於て、２７及び２８は掛算回路１０よりの直流
電流■２を含む掛算出力−（Ｒ−Ｌ）及び（Ｌ−Ｒ）の
電流源を示す。
電流■２を含む掛算出力−（Ｒ−Ｌ）及び（Ｌ−Ｒ）の
電流源を示す。
又。２５及び２６は夫々第２の差動増巾回路７よりの直
流電流■１を含む複合ステレオ信号中の主音声信号Ｋ、
（Ｒ＋Ｌ）の電流源を示す。
流電流■１を含む複合ステレオ信号中の主音声信号Ｋ、
（Ｒ＋Ｌ）の電流源を示す。
Ｋは抵抗器５の抵抗にて決定される定数である。
そして、出力端子３ Ｌには電流源２６及び２８よりの
電流の加算された左音声出力が得られ、又。
電流の加算された左音声出力が得られ、又。
出力端子３Ｒには電流源２５及び２７よりの電流の加算
された右音声出力が得られるものである。
された右音声出力が得られるものである。
差動増巾回路の利得は相互コンダクタンスと負荷抵抗と
の積で決まり、又、その相互コンダクタンスはその定電
流回路の定電流に依存し、その定電流が小さい程その利
得は小さくなる。
の積で決まり、又、その相互コンダクタンスはその定電
流回路の定電流に依存し、その定電流が小さい程その利
得は小さくなる。
受信信号のレベルか十分太きいときは、スイッチＳＷは
オンで、第１及び第２の差動増巾回路６゜７の定電流用
トランジスタＱ３ａ、Ｑ３ｂ、Ｑ６ａ。
オンで、第１及び第２の差動増巾回路６゜７の定電流用
トランジスタＱ３ａ、Ｑ３ｂ、Ｑ６ａ。
Ｑａ ｂには所定直流電流が流れ、応等増巾回路は正常
に動作し、出力端子３Ｌ、３Ｒよりはステレオ復調出力
、即ち左及び右音声信号が得られる。
に動作し、出力端子３Ｌ、３Ｒよりはステレオ復調出力
、即ち左及び右音声信号が得られる。
受信信号のレベルが所定レベル以下のときは、スイッチ
ＳＷはオフとなり、電源Ｅ１の電圧は零となり、第１及
び第２の差動増巾回路６，７の定電流用トランジスタＱ
３ ａ ｔ Ｑｓ ｂ ｔ Ｑｅ ａ ｔ Ｑ６ｂはカ
ットオフし、それ等に流れる電流は零になる。
ＳＷはオフとなり、電源Ｅ１の電圧は零となり、第１及
び第２の差動増巾回路６，７の定電流用トランジスタＱ
３ ａ ｔ Ｑｓ ｂ ｔ Ｑｅ ａ ｔ Ｑ６ｂはカ
ットオフし、それ等に流れる電流は零になる。
従って、応等増巾回路は動作を停止し、出力端子３Ｌ、
３Ｒよりはステレオ復調出力が得られないことになり、
ミューティングが行われる。
３Ｒよりはステレオ復調出力が得られないことになり、
ミューティングが行われる。
又、分離度調整用抵抗器５を調整することにより、第２
の差動増巾回路７に供給される複合ステレオ信号、特に
その主音声信号成分の入力レベルを可変することが出来
、これによって、分離度調整が行われる。
の差動増巾回路７に供給される複合ステレオ信号、特に
その主音声信号成分の入力レベルを可変することが出来
、これによって、分離度調整が行われる。
この場合、第１及び第２の差動増巾回路６及び７の夫々
複合ステレオ信号の供給されるトランジスタＱ２及びＱ
５のベースの電位は全く同じなので、抵抗器５には直流
電流は一切流れず、従って、ステレオ復調出力端子３Ｌ
、３Ｒのステレオ復調出力の直流レベルは変化すること
がない。
複合ステレオ信号の供給されるトランジスタＱ２及びＱ
５のベースの電位は全く同じなので、抵抗器５には直流
電流は一切流れず、従って、ステレオ復調出力端子３Ｌ
、３Ｒのステレオ復調出力の直流レベルは変化すること
がない。
次にこの第１図のトランジスタ回路の直流動作について
説明する。
説明する。
電源子Ｂの電圧、抵抗器３０゜４２の抵抗が決まれば、
スイッチＳＷがオンのときの抵抗器３０に流れる直流電
流Ｉ。
スイッチＳＷがオンのときの抵抗器３０に流れる直流電
流Ｉ。
が決定される。
そして、トランジスタＱ、ａ、Ｑ３ｂ、Ｑ６ａ。Ｑｅｂ
のベース電流を無視すれば、その各コレクタ電流（直流
電流）は各エミッタ電流（直流電流）ＩＯ１、ＩＯ２ｔ
ＩＯ３ｔ ＩＯ４と一致する０さて、掛算回路１０の
トランジスタＱ７及びＱ。
のベース電流を無視すれば、その各コレクタ電流（直流
電流）は各エミッタ電流（直流電流）ＩＯ１、ＩＯ２ｔ
ＩＯ３ｔ ＩＯ４と一致する０さて、掛算回路１０の
トランジスタＱ７及びＱ。
又はＱ８及びＱＩＯに流れるコレクタ電流（直流電流）
１２は、入力端子２ａ、２ｂに３８ｋＨｚの副搬送波信
号が供給されていないときは次式の如く表わされる。
１２は、入力端子２ａ、２ｂに３８ｋＨｚの副搬送波信
号が供給されていないときは次式の如く表わされる。
Ｉｏ、＋ Ｉｏ、・（式Ｙ−３・・・・・・（１）１・
−。
−。
但し、ｈＦＥは各ＮＰＮ形トランジスタのエミッタ接地
電流増巾率を示す。
電流増巾率を示す。
又、トランジスタＱ４のコレクタ電流（直流電流；Ｉ３
は次式の如く表わされる。
は次式の如く表わされる。
ｌ３＝ＩＯ３・（７才と１）２ ・・・・・・（
２）＋ｂｐ 又、トランジスタＱｒｔ ｔ Ｑ１２ ｔ Ｑ１４のエ
ミッタ接地電流増巾率をｈ’ＦＢ、トランジスタＱ１３
のそれをｆＦＥと夫々すると、トランジスタＱｔ、ｙ
Ｑ１２のコレクタ電流（直流電流）■１と上述の電流■
３との比は、 きなる。
２）＋ｂｐ 又、トランジスタＱｒｔ ｔ Ｑ１２ ｔ Ｑ１４のエ
ミッタ接地電流増巾率をｈ’ＦＢ、トランジスタＱ１３
のそれをｆＦＥと夫々すると、トランジスタＱｔ、ｙ
Ｑ１２のコレクタ電流（直流電流）■１と上述の電流■
３との比は、 きなる。
尚、ここで□〈〈１とす（１＋ビ録戸ｂ’ＦＥ
れば、■１＝■３となる。
又、式（３）を式（２）に代入すれば、■１は次式の如
くなる。
くなる。
従って出力端子３Ｌ、３Ｒ間に於けるオフセット電流■
１−１２は次式の如くなる。
１−１２は次式の如くなる。
〜そこで、本発明はこのオフセット電流を可
及的に小にぜんとするものである。
及的に小にぜんとするものである。
これを実現するに■
は、イ） ｌ０１＝ ｌ０２＝ ＩＯ３又は■。
ｓ −ＣＩｏｔ ＋ ｌ０２）にする１口） ”ＦＥ、
ｈ”ＦＢを犬にして□〈〈１にする、ハ）トラン （１＋ｔｉ′ＦＢ）・ｈ銖 ジスタＱ７〜Ｑ１ｏのベース電流を何等かの方法で補正
する、の３つか考えられる。
ｈ”ＦＢを犬にして□〈〈１にする、ハ）トラン （１＋ｔｉ′ＦＢ）・ｈ銖 ジスタＱ７〜Ｑ１ｏのベース電流を何等かの方法で補正
する、の３つか考えられる。
さて、式（５）に於て、Ｉｏ１＝■ｏ２−■ｏ３−■′
ｏ及び□〈〈１とすれば、之は次式 ％式％） （６） 式（６）に於て■′ｏを１．０ｍＡ、ｈｐＢを１００と
夫夫すれば、Ｉ、−Ｉ２は９，７μＡ程度となる。
ｏ及び□〈〈１とすれば、之は次式 ％式％） （６） 式（６）に於て■′ｏを１．０ｍＡ、ｈｐＢを１００と
夫夫すれば、Ｉ、−Ｉ２は９，７μＡ程度となる。
ところで、オフセット電流が９．７μＡもあると、スイ
ッチＳＷをオンオフ動作する度に出力端子３Ｌ、３Ｒに
ノイズ電圧が発生してしまう。
ッチＳＷをオンオフ動作する度に出力端子３Ｌ、３Ｒに
ノイズ電圧が発生してしまう。
このノイズ電圧は２０〜３０ ｍＶｐ ｐ程度以下に
抑えることができれは問題は無い。
抑えることができれは問題は無い。
抵抗器２０．２１の抵抗値を例えは３．３にΩとすると
、オフセット電流は１．５μ八へ度以下に抑えなければ
ならず、９．７μＡは之に比べてかなり太きい。
、オフセット電流は１．５μ八へ度以下に抑えなければ
ならず、９．７μＡは之に比べてかなり太きい。
従って、この例の場合は、上述のイ）１口）の方法のみ
ならず、ハ）の方法も採用しなければならない。
ならず、ハ）の方法も採用しなければならない。
本発明は特にハ）の方法を用いてオフセット電流を可及
的に小にぜんとするものである。
的に小にぜんとするものである。
本発明ステレオ復調１回路に於ては、ステレオ複合信号
が夫々供給される第１及び第２の差動増幅１回路と、第
１の差動増幅回路よりのステレオ複合信号及び副搬送波
信号が供給される掛算回路と、第２の差動増幅回路より
の分離度調整用のステレオ複合信号を電流中継回路を介
して掛算回路の出力信号に加算するようにしたステレオ
復調回路に於て、掛算回路に含まれる第３及び第４の差
動増幅回路を構成する第１乃至第４のトランジスタのベ
ース電流を補正するベース電流補正回路を第２の差動増
幅回路の出力側と電流中継回路の入力側との間に接続し
、掛算回路の出力に生じるオフセット電流を減少させる
ようにしたものである。
が夫々供給される第１及び第２の差動増幅１回路と、第
１の差動増幅回路よりのステレオ複合信号及び副搬送波
信号が供給される掛算回路と、第２の差動増幅回路より
の分離度調整用のステレオ複合信号を電流中継回路を介
して掛算回路の出力信号に加算するようにしたステレオ
復調回路に於て、掛算回路に含まれる第３及び第４の差
動増幅回路を構成する第１乃至第４のトランジスタのベ
ース電流を補正するベース電流補正回路を第２の差動増
幅回路の出力側と電流中継回路の入力側との間に接続し
、掛算回路の出力に生じるオフセット電流を減少させる
ようにしたものである。
以下に第３図を参照して本発明の一実施例を詳細に説明
するも、本実施例は上述の第１図のステレオ復調回路に
一部改良を加えたものであるので第３図に於て第１図と
対応する部分に同一符号を付して、重複説明を省略する
。
するも、本実施例は上述の第１図のステレオ復調回路に
一部改良を加えたものであるので第３図に於て第１図と
対応する部分に同一符号を付して、重複説明を省略する
。
第２の差動回路７の出力の供給されるベース電流補正回
路５１を設け、このベース電流補正回路５１の出力を電
流中継回路２３に供給するようにする。
路５１を設け、このベース電流補正回路５１の出力を電
流中継回路２３に供給するようにする。
このベース電流補正回路５１は上述の各ＮＰＮ形トラン
ジスタと同じ特性の一対のＮＰＮ形トランジスタＱ１７
ｔ Ｑｔｓから成り、その各コレクタをトランジスタ
Ｑ１４のコレクタに接続し、そのエミッタをトランジス
タＱ４のコレクタに接続し、その各ベースを夫々入力端
子２ａ、２ｂに各別に接続している。
ジスタと同じ特性の一対のＮＰＮ形トランジスタＱ１７
ｔ Ｑｔｓから成り、その各コレクタをトランジスタ
Ｑ１４のコレクタに接続し、そのエミッタをトランジス
タＱ４のコレクタに接続し、その各ベースを夫々入力端
子２ａ、２ｂに各別に接続している。
このようにすれば、上述の式（２）に対応するＩ３は、
Ｉ ３＝ＩＯ３’ （、”）◇３・・・・・・・・・（
２′）十ｈｐ となり、従って上述の式（４）に対応するＩ１は、とな
るから、上述の式（５）に対応する１ｌ−Ｉ２は、とな
る。
２′）十ｈｐ となり、従って上述の式（４）に対応するＩ１は、とな
るから、上述の式（５）に対応する１ｌ−Ｉ２は、とな
る。
従って、この式（５′）に於て、ｌ０Ｉ−Ｉ０２−１・
３−”ｏ ７１０’ 、 １＋、、 ）、 ｈ、、、＜
（１，５す０ば、１ｌ−Ｉ２は略零になる。
３−”ｏ ７１０’ 、 １＋、、 ）、 ｈ、、、＜
（１，５す０ば、１ｌ−Ｉ２は略零になる。
上述の第３図の実施例に於ては、ベース電流補正回路５
１は２個のトランジスタＱ１□、Ｑ１８にて構成した場
合であるが、第４図に示す如く１個のトランジスタＱ１
□にて構成しても良い。
１は２個のトランジスタＱ１□、Ｑ１８にて構成した場
合であるが、第４図に示す如く１個のトランジスタＱ１
□にて構成しても良い。
同、この場合は、トランジスタＱ１□のベースは、３８
ｋＨｚの互いに逆相の副搬送波信号源４８ａ、４８ｂに
対する直流電源Ｅ４に直接接続される３゜この第４図の
実施例では、第３図の実施例のトランジスタＱｓ ａ
、Ｑ３ｂ ；Ｑａ ａ ｓ Ｑａｂの代りに夫夫同じ特
性のＮＰＮ形のトランジスタＱ３ 、Ｑａを設けている
。
ｋＨｚの互いに逆相の副搬送波信号源４８ａ、４８ｂに
対する直流電源Ｅ４に直接接続される３゜この第４図の
実施例では、第３図の実施例のトランジスタＱｓ ａ
、Ｑ３ｂ ；Ｑａ ａ ｓ Ｑａｂの代りに夫夫同じ特
性のＮＰＮ形のトランジスタＱ３ 、Ｑａを設けている
。
トランジスタＱ３のコレクタは同じ抵抗値の抵抗器３６
ａ、３６ｂを通じてトランジスタＱ１．Ｑ２の各エミッ
タに夫々接続され、エミッタが抵抗器４３を通じて接地
されている。
ａ、３６ｂを通じてトランジスタＱ１．Ｑ２の各エミッ
タに夫々接続され、エミッタが抵抗器４３を通じて接地
されている。
トランジスタＱ６のコレクタは同じ抵抗値の抵抗器３７
ａ。
ａ。
３γｂを通じてトランジスタＱ４．Ｑ５の各エミッタに
夫々接続され、エミッタが抵抗器４５を通じて接地され
ている。
夫々接続され、エミッタが抵抗器４５を通じて接地され
ている。
又、抵抗器４０の抵抗値を抵抗器３Ｂ、３９の抵抗値の
２倍に、抵抗器４５の抵抗値を抵抗器４３の抵抗値の２
倍に夫々選定する。
２倍に、抵抗器４５の抵抗値を抵抗器４３の抵抗値の２
倍に夫々選定する。
上述せる本発明によれは、ステレオ複合信号が夫々供給
される第１及び第２の差動増幅回路と。
される第１及び第２の差動増幅回路と。
第１の差動増幅回路よりのステレオ複合信号及び副搬送
波信号が供給される掛算回路と、第２の差動増幅回路よ
りの分離度調整用のステレオ複合信号を電流中継回路を
介して掛算回路の出力信号に加算するようにしたステレ
オ復調回路に於ける掛算回路の出力に生じるオフセット
電流を減少させることができる。
波信号が供給される掛算回路と、第２の差動増幅回路よ
りの分離度調整用のステレオ複合信号を電流中継回路を
介して掛算回路の出力信号に加算するようにしたステレ
オ復調回路に於ける掛算回路の出力に生じるオフセット
電流を減少させることができる。
第１図は先に提案されたステレオ復調回路の一例を示す
回路結線図、第２図はその等価回路図、第３図及び第４
図は本発明の実施例を示す回路結線図である。 ３■７，３Ｒは出力端子、６，７，１０及び５１は夫々
第１の差動増幅回路、第２の差動増幅回路、掛算回路及
びベース電流補正回路、２３は電流中継回路（カレント
ミラー回路）である。
回路結線図、第２図はその等価回路図、第３図及び第４
図は本発明の実施例を示す回路結線図である。 ３■７，３Ｒは出力端子、６，７，１０及び５１は夫々
第１の差動増幅回路、第２の差動増幅回路、掛算回路及
びベース電流補正回路、２３は電流中継回路（カレント
ミラー回路）である。
Claims (1)
- １ ステレオ複合信号が夫々供給される第１及び第２の
差動増幅回路と、上記第１の差動増幅回路よりのステレ
オ複合信号及び副搬送波信号が供給される掛算回路と、
上記第２の差動増幅回路よりの分離度調整用のステレオ
複合信号を電流中継回路を介して上記掛算回路の出力信
号に加算するようにしたステレオ復調回路に於て、上記
掛算回路に含まれる第３及び第４の差動増幅回路を構成
する第１乃至第４のトランジスタのベース電流を補正す
るベース電流補正回路を上記第２の差動増幅回路の出力
側と上記電流中継回路の入力側との間に接続し、上記掛
算回路の出力に生じるオフセット電流を減少させるよう
にしたことを特徴とするステレオ復調回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51110366A JPS5921233B2 (ja) | 1976-09-14 | 1976-09-14 | ステレオ復調回路 |
| CA286,646A CA1085469A (en) | 1976-09-14 | 1977-09-13 | Stereo demodulation system |
| AU28746/77A AU511077B2 (en) | 1976-09-14 | 1977-09-13 | Differential amp |
| US05/832,896 US4140878A (en) | 1976-09-14 | 1977-09-13 | Stereo demodulator system |
| GB38383/77A GB1589988A (en) | 1976-09-14 | 1977-09-14 | Differential amplifier circuits |
| DE19772741435 DE2741435A1 (de) | 1976-09-14 | 1977-09-14 | Differentialverstaerkerschaltung |
| FR7727815A FR2364564A1 (fr) | 1976-09-14 | 1977-09-14 | Circuit de compensation du courant de decalage dans un demodulateur synchrone a multiplieur, notamment un demodulateur stereophonique multiplex |
| NLAANVRAGE7710091,A NL187599C (nl) | 1976-09-14 | 1977-09-14 | Verschilversterker. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51110366A JPS5921233B2 (ja) | 1976-09-14 | 1976-09-14 | ステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5335401A JPS5335401A (en) | 1978-04-01 |
| JPS5921233B2 true JPS5921233B2 (ja) | 1984-05-18 |
Family
ID=14533961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51110366A Expired JPS5921233B2 (ja) | 1976-09-14 | 1976-09-14 | ステレオ復調回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4140878A (ja) |
| JP (1) | JPS5921233B2 (ja) |
| AU (1) | AU511077B2 (ja) |
| CA (1) | CA1085469A (ja) |
| DE (1) | DE2741435A1 (ja) |
| FR (1) | FR2364564A1 (ja) |
| GB (1) | GB1589988A (ja) |
| NL (1) | NL187599C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832359Y2 (ja) * | 1978-09-18 | 1983-07-18 | 株式会社ケンウッド | ステレオ復調器 |
| DE2850792A1 (de) * | 1978-11-23 | 1980-06-04 | Siemens Ag | Mikrofonverstaerker, insbesondere fuer fernsprechanlagen |
| DE2924171A1 (de) * | 1979-06-15 | 1980-12-18 | Siemens Ag | Monolithisch integrierbarer transistorverstaerker |
| US4267516A (en) * | 1979-08-03 | 1981-05-12 | Tektronix, Inc. | Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion |
| JPS5636246A (en) * | 1979-08-31 | 1981-04-09 | Nec Corp | Stereo signal demodulating circuit |
| DE3130341A1 (de) * | 1980-09-17 | 1982-06-16 | Hitachi, Ltd., Tokyo | Rauschsperre und mit dieser versehener fm-funkempfaenger |
| JPS5943644A (ja) * | 1982-09-04 | 1984-03-10 | Pioneer Electronic Corp | Ｆｍステレオ復調回路 |
| JPS5979615A (ja) * | 1982-10-29 | 1984-05-08 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
| JPS59226531A (ja) * | 1983-06-08 | 1984-12-19 | Sony Corp | Ｆｍステレオ復調回路 |
| US4591800A (en) * | 1984-10-01 | 1986-05-27 | Motorola, Inc. | Linear power amplifier feedback improvement |
| US4617523A (en) * | 1985-08-08 | 1986-10-14 | Tektronix, Inc. | Differential pair with compensation for effects of parasitic capacitance |
| FI99171C (fi) * | 1991-09-12 | 1997-10-10 | Nokia Mobile Phones Ltd | Kytkentä RSSI-signaalin lähtöjännitteen skaalaukseen |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573382A (en) * | 1969-02-06 | 1971-04-06 | Motorola Inc | A stereophonic receiver muting means with substitution of a dc circuit for an ac circuit |
| US3707603A (en) * | 1969-12-29 | 1972-12-26 | Rca Corp | Fm stereophonic receiver detection apparatus and disabling means |
| NL189331C (nl) * | 1975-10-09 | 1993-03-01 | Sony Corp | Frequentiemultiplex-stereosignaaldemodulator. |
-
1976
- 1976-09-14 JP JP51110366A patent/JPS5921233B2/ja not_active Expired
-
1977
- 1977-09-13 AU AU28746/77A patent/AU511077B2/en not_active Expired
- 1977-09-13 CA CA286,646A patent/CA1085469A/en not_active Expired
- 1977-09-13 US US05/832,896 patent/US4140878A/en not_active Expired - Lifetime
- 1977-09-14 GB GB38383/77A patent/GB1589988A/en not_active Expired
- 1977-09-14 FR FR7727815A patent/FR2364564A1/fr active Granted
- 1977-09-14 DE DE19772741435 patent/DE2741435A1/de active Granted
- 1977-09-14 NL NLAANVRAGE7710091,A patent/NL187599C/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2874677A (en) | 1979-03-22 |
| NL7710091A (nl) | 1978-03-16 |
| DE2741435A1 (de) | 1978-03-23 |
| NL187599C (nl) | 1991-11-18 |
| JPS5335401A (en) | 1978-04-01 |
| CA1085469A (en) | 1980-09-09 |
| US4140878A (en) | 1979-02-20 |
| FR2364564A1 (fr) | 1978-04-07 |
| NL187599B (nl) | 1991-06-17 |
| FR2364564B1 (ja) | 1982-11-12 |
| DE2741435C2 (ja) | 1987-07-02 |
| GB1589988A (en) | 1981-05-20 |
| AU511077B2 (en) | 1980-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921233B2 (ja) | ステレオ復調回路 | |
| JPH0414525B2 (ja) | ||
| GB1423504A (en) | Integrated direct-coupled electronic attenuator | |
| US3153203A (en) | Transistorized symmetrical differential alternating current amplifier | |
| RU94029890A (ru) | Комбинация детектора и частотноизбирательного фильтра | |
| US4074075A (en) | Circuit for demodulating a stereo signal | |
| US4232273A (en) | PNP Output short circuit protection | |
| JPS6341446B2 (ja) | ||
| JP2630787B2 (ja) | ステレオ復調回路 | |
| JPH0250607A (ja) | 利得制御増幅回路 | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| JPS6255726B2 (ja) | ||
| JPS5911286B2 (ja) | トランジスタ回路 | |
| JPS5846898B2 (ja) | ステレオフクチヨウカイロ | |
| JPS6311774Y2 (ja) | ||
| GB1567794A (en) | Transistor circuits | |
| JPH0527282B2 (ja) | ||
| JP3413716B2 (ja) | 差動チャージポンプ回路 | |
| JPS5831058B2 (ja) | ステレオフクチヨウカイロ | |
| JPS6221301B2 (ja) | ||
| JPS6311775Y2 (ja) | ||
| JPS58166814A (ja) | 加算増幅回路 | |
| JPS5977732A (ja) | ステレオ復調回路 | |
| JPH046130B2 (ja) | ||
| JPS6153907B2 (ja) |