JPS59167761A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPS59167761A JPS59167761A JP58040676A JP4067683A JPS59167761A JP S59167761 A JPS59167761 A JP S59167761A JP 58040676 A JP58040676 A JP 58040676A JP 4067683 A JP4067683 A JP 4067683A JP S59167761 A JPS59167761 A JP S59167761A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- data
- input
- main
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野」
本発明は、計算機システムに関するものであ′3−
〔発明の背景〕
第1図に、従来の計算機システムを示す。1Cは中央処
理装置、20は記憶制御装置、60は主記憶装置、40
は入出力処理装置、50は外部記憶装置である。
理装置、20は記憶制御装置、60は主記憶装置、40
は入出力処理装置、50は外部記憶装置である。
主記憶装置60の容量には限りがあるので、中央処理装
置10が必要とするデータを、外部記憶装置50に格納
しておき、該装置に対し読み出し、書きこみを行なう必
要が生じる。第1図の計算機システムでは、主記憶装置
30のある領域に対し、外部記憶装置50中のデータを
1書きこみ」、あるいは、「読みだし」を行なう。
置10が必要とするデータを、外部記憶装置50に格納
しておき、該装置に対し読み出し、書きこみを行なう必
要が生じる。第1図の計算機システムでは、主記憶装置
30のある領域に対し、外部記憶装置50中のデータを
1書きこみ」、あるいは、「読みだし」を行なう。
この場合、以下に述べる処理を行なう。中央処理装置1
0は、入出力処理装置40に、入出力開始命令の実行を
指示する。入出力処理装置40の成例を第2図に示す。
0は、入出力処理装置40に、入出力開始命令の実行を
指示する。入出力処理装置40の成例を第2図に示す。
入出力処理装置40中の制両部400は、入出力開始命
令を受は取ると、主記憶装置60の決まったアドレスか
ら、記憶制御装置20径由で、入出力動作の種類(「読
みだし」。
令を受は取ると、主記憶装置60の決まったアドレスか
ら、記憶制御装置20径由で、入出力動作の種類(「読
みだし」。
「書きこみ」などの指令のこと。)、入出力動作を行な
う主記憶装置30内のアドレス、転送バイト数を読みだ
し、それぞれ、ラッチ401 、402゜406にセッ
トする。入出力処理装置40は、前記/ ろラッチの値を使って、外部記憶装置50内のデータを
゛、記憶制御装置20径由で、主記憶装置60に対し、
読みだし、または、書きζみを行なう。
う主記憶装置30内のアドレス、転送バイト数を読みだ
し、それぞれ、ラッチ401 、402゜406にセッ
トする。入出力処理装置40は、前記/ ろラッチの値を使って、外部記憶装置50内のデータを
゛、記憶制御装置20径由で、主記憶装置60に対し、
読みだし、または、書きζみを行なう。
中火処理装置10は、前記入出力開始命令を入出力処理
装置4Cに送出し終わると、入出力動作の″制御から解
放され、他の情報処理を入出力動作と並行して実行でき
る。入出力処理装置40は、入出力動作が終了すると、
その動作の結果をフログラムに知らせるため、入出力割
込みという形で、制御を再び、中央処理装置10へ移す
。
装置4Cに送出し終わると、入出力動作の″制御から解
放され、他の情報処理を入出力動作と並行して実行でき
る。入出力処理装置40は、入出力動作が終了すると、
その動作の結果をフログラムに知らせるため、入出力割
込みという形で、制御を再び、中央処理装置10へ移す
。
以上述べた外部記憶装置と主記憶装置の間のアーク転送
がおこると、計算に必要なデータが全て主記憶装置の中
にある場合に比べて、プログラムの実行時間が長くなる
ことは言うまでもない。特に、大規模な科学技術計算で
は、行列のデータが全部は主記憶にはいりき「、ない場
合が生じ、外部記憶装置との入出力が必要となり、この
入出力動作が天動的な計算時間を支配してしまうことが
ある。しまたがって、入出力動作の方式は、プログラム
の実行時間に大きな影響をおよぼす。
がおこると、計算に必要なデータが全て主記憶装置の中
にある場合に比べて、プログラムの実行時間が長くなる
ことは言うまでもない。特に、大規模な科学技術計算で
は、行列のデータが全部は主記憶にはいりき「、ない場
合が生じ、外部記憶装置との入出力が必要となり、この
入出力動作が天動的な計算時間を支配してしまうことが
ある。しまたがって、入出力動作の方式は、プログラム
の実行時間に大きな影響をおよぼす。
従来の計算機システムは、入出力動作の方式に関して次
の欠点があった。
の欠点があった。
1 入出力開始命令を発行するまでの準備に時間がかか
る。
る。
2 人出力割込みを受けとってからの後処理に時間がか
かる。
かる。
前記−項目1は、入出力処理装置に接続している使用可
能な外部記憶装置、その種類(ディスク、磁気テープな
ど)の探索、外部記憶装置のわりつけを行なうプログラ
ムのステップ数が多くなシ、また、外部記憶装置の位置
決めに時間がかかるからである。前記項目2は、他の割
込みとの競合や割込みの実行を処理するプログラムのス
テップ数が多いからである。
能な外部記憶装置、その種類(ディスク、磁気テープな
ど)の探索、外部記憶装置のわりつけを行なうプログラ
ムのステップ数が多くなシ、また、外部記憶装置の位置
決めに時間がかかるからである。前記項目2は、他の割
込みとの競合や割込みの実行を処理するプログラムのス
テップ数が多いからである。
本発明の目的は、従来、主記憶装置と外部記憶装置との
間め入出力動作が、入出力処理装置を介して行々われ、
かつ、該入出力動作の実行が、入出力開始命令による開
始、入出力割込みによる終結という形式を七っていたた
めに生じる時間的オーバーヘッドを低減することにある
。
間め入出力動作が、入出力処理装置を介して行々われ、
かつ、該入出力動作の実行が、入出力開始命令による開
始、入出力割込みによる終結という形式を七っていたた
めに生じる時間的オーバーヘッドを低減することにある
。
本発明は、中央処理装置と主記憶装置からなる計算機シ
ステムにおいて、主記憶装置及び入出力処理装置を介す
る外部記憶装置とは独立して、主記憶装置と直接にデー
タを転送する記憶装置(以下これを拡張記憶装置と呼ぶ
)を加えたものである。
ステムにおいて、主記憶装置及び入出力処理装置を介す
る外部記憶装置とは独立して、主記憶装置と直接にデー
タを転送する記憶装置(以下これを拡張記憶装置と呼ぶ
)を加えたものである。
本発明に従った計算機システムを第3図に示す。11は
中央処理装置、21は記憶制御装置、ろ1は主記憶装置
、41は入出力処理装置、51は外部記憶装置、61は
拡張記憶装置である。該計算機システムは、第1図に示
す従来の計算機システムに、拡張記憶装f61が接続き
れた形になっている。
中央処理装置、21は記憶制御装置、ろ1は主記憶装置
、41は入出力処理装置、51は外部記憶装置、61は
拡張記憶装置である。該計算機システムは、第1図に示
す従来の計算機システムに、拡張記憶装f61が接続き
れた形になっている。
本発明は、拡張記憶装置61の制御方式に関するもので
ある。
ある。
、中央処理装置11.記憶制御装置21.拡張記憶装置
61の概略は、第4図に示す通シである。中央処理装置
11には、演算装置部11o、命◆制御部111.汎用
レジスタ群112が含まれる。演算装置部110は、演
算を実行する部分である。命令制御部111は命令の実
行を制御する部分であり1、中に、命令がセットされる
命令レジスタ111A。
61の概略は、第4図に示す通シである。中央処理装置
11には、演算装置部11o、命◆制御部111.汎用
レジスタ群112が含まれる。演算装置部110は、演
算を実行する部分である。命令制御部111は命令の実
行を制御する部分であり1、中に、命令がセットされる
命令レジスタ111A。
該レジスタにはいった命令を解読して種々の装置に指令
を与えるデコーダ部111Bをもつ。汎用レジスタ群1
12は、プログラムで指定できる置数レジスタ群である
。
を与えるデコーダ部111Bをもつ。汎用レジスタ群1
12は、プログラムで指定できる置数レジスタ群である
。
記憶制御装置21には、アクセス要求スタック装置21
0 、211 、212 、優先順位決定装置213゜
ランチ214〜219.変換論理2LAが含まれる。ア
クセス要求スタック装置210 、211 、212は
、それぞれ、スタック21OA 、 211A 、 2
12A をもち、それぞれ、中央処理装置11.入出力
処理装#41.拡張記憶装置61からの主記憶装置61
に対するアクセス要求をスタックする。アクセス要求優
先順位決定装置213は、アクセス要求スタック装置2
10 、211 、242から送出されるアクセス要求
間の優先順位をとって1つを選び、主記憶装置61に送
出する。ラッチ214 、215 、216.、217
は、それぞれ、アクセス要求優先順位決定装置213で
選ばれたアクセス要求の指令(「読みだし」または「書
きこみゴ)、主記憶アドレス、書きこみデータ、アクセ
ス要求発生源番号(該アクセス要求が中央処理装置11
.入出力処理装置41.拡張記憶装置61のいずれから
発行されたかを示す番号)がセントされる。ラッチ21
8 、219 には、それぞれ、主記憶装置ろ1から読
みだされたデータ、該データに対応するアクセス要求発
生源番号がセットされる。変換論理21Aは、ラッチ2
19の内容にしたがって、ランチ218内のデータを要
求元の装置へ送出する働きをする。
0 、211 、212 、優先順位決定装置213゜
ランチ214〜219.変換論理2LAが含まれる。ア
クセス要求スタック装置210 、211 、212は
、それぞれ、スタック21OA 、 211A 、 2
12A をもち、それぞれ、中央処理装置11.入出力
処理装#41.拡張記憶装置61からの主記憶装置61
に対するアクセス要求をスタックする。アクセス要求優
先順位決定装置213は、アクセス要求スタック装置2
10 、211 、242から送出されるアクセス要求
間の優先順位をとって1つを選び、主記憶装置61に送
出する。ラッチ214 、215 、216.、217
は、それぞれ、アクセス要求優先順位決定装置213で
選ばれたアクセス要求の指令(「読みだし」または「書
きこみゴ)、主記憶アドレス、書きこみデータ、アクセ
ス要求発生源番号(該アクセス要求が中央処理装置11
.入出力処理装置41.拡張記憶装置61のいずれから
発行されたかを示す番号)がセントされる。ラッチ21
8 、219 には、それぞれ、主記憶装置ろ1から読
みだされたデータ、該データに対応するアクセス要求発
生源番号がセットされる。変換論理21Aは、ラッチ2
19の内容にしたがって、ランチ218内のデータを要
求元の装置へ送出する働きをする。
拡張記憶装置61には、ランチ610〜613.カウン
タ615 、616 、制御部614.データ部617
.ラッチ618が含まれる。ラッチ610、には1.主
記憶装置31から読みだされたデータが、ラッチ611
には、中央処理装置11から送出される指令(「読みだ
し」。
タ615 、616 、制御部614.データ部617
.ラッチ618が含まれる。ラッチ610、には1.主
記憶装置31から読みだされたデータが、ラッチ611
には、中央処理装置11から送出される指令(「読みだ
し」。
「書きこみ」等)が、ラッチ612には、該指命が指定
する主記憶アドレスが、ラッチ613には該指◆が指定
する拡張記憶アドレスがセ、ノドされる。カウンタ61
5は、ラッチ612にセットされたアドレスをカウント
アツプする。カウンタ616は、ラッチ613にセット
されたアドレスをカウントアツプする。データ部617
は、データが記憶される部分であり、アドレスつけされ
た記憶媒体からなる。制御部61/J(ri、データ部
617に対するデータの1読みたし」、「書きこみ」を
制御する部分である。ラッチ618には、データ部61
7から読みだされたデータがセットされる。
する主記憶アドレスが、ラッチ613には該指◆が指定
する拡張記憶アドレスがセ、ノドされる。カウンタ61
5は、ラッチ612にセットされたアドレスをカウント
アツプする。カウンタ616は、ラッチ613にセット
されたアドレスをカウントアツプする。データ部617
は、データが記憶される部分であり、アドレスつけされ
た記憶媒体からなる。制御部61/J(ri、データ部
617に対するデータの1読みたし」、「書きこみ」を
制御する部分である。ラッチ618には、データ部61
7から読みだされたデータがセットされる。
ここで、主記憶装置と拡張記憶装置のアドレスづけが問
題であるが、本発明では下記のようにする。
題であるが、本発明では下記のようにする。
1 主記憶装置と拡張記憶装置は全く別のアドレス空間
でアドレスづけされる。すなわち、主記憶アドレスと拡
張記憶装置アドレスの間に相関はない。
でアドレスづけされる。すなわち、主記憶アドレスと拡
張記憶装置アドレスの間に相関はない。
2、 主記憶装置はバイト単位でアドレスづけされるの
に対し、拡張記憶装置は、主記憶装置より粗くアドレス
づけされる。ここでは、仮に4キロバイト単位にアドレ
スづけされるとする。
に対し、拡張記憶装置は、主記憶装置より粗くアドレス
づけされる。ここでは、仮に4キロバイト単位にアドレ
スづけされるとする。
前項1,2は、従来の方式と以下の点が異なる。
前項1については、従来、外部記憶装置内のアドレスは
、装置の構造上、命令のオペランドデータとして指定で
きなかったが、本発明では、命令のオペランドデータと
して指定できるよ二にした点であり、前項2については
、従来、主記憶装置と外部記憶装置と9転送の単位はバ
イト単位であったが、本発明では転送の単位を太きくし
た点である。
、装置の構造上、命令のオペランドデータとして指定で
きなかったが、本発明では、命令のオペランドデータと
して指定できるよ二にした点であり、前項2については
、従来、主記憶装置と外部記憶装置と9転送の単位はバ
イト単位であったが、本発明では転送の単位を太きくし
た点である。
拡張記憶装置61に対する「読みたし」、[書−きこみ
」は以下のよう釦して行なう。
」は以下のよう釦して行なう。
第5図に、拡張記憶装置61に対する「読みだし」命令
、「書きこみ」命令の形式を示す。フィールトン゛0は
、命令フィールドであり、「読みだし」、「書きこみ」
などの命令コードがはいる。フィールド71は、第1オ
ペランドフイールドであシ、汎用レジスタ群112中の
いずれかのレジスタの番号がはいる。フィール)”72
ハ、第2オペランドフイールドであわ、汎用レジスタ群
112中のいずれかのレジスタの番号がはいる。
、「書きこみ」命令の形式を示す。フィールトン゛0は
、命令フィールドであり、「読みだし」、「書きこみ」
などの命令コードがはいる。フィールド71は、第1オ
ペランドフイールドであシ、汎用レジスタ群112中の
いずれかのレジスタの番号がはいる。フィール)”72
ハ、第2オペランドフイールドであわ、汎用レジスタ群
112中のいずれかのレジスタの番号がはいる。
フィールド71で指定された番号の汎用レジスタには、
主記憶アドレスを、フィールド72で指定された番号の
汎用レジスタには、拡張記憶アドレスを、フィールド7
2で指定された番号に1を加えた番号の汎用レジスタに
は、転送ブロック数(1ブロツク=4キロバイトとする
)を命令の実行に先立って、格納しておかなくてはいけ
ない。ここで、前項2に従って、汎用レジスタに格納し
ておく主記憶アドレス、拡張記憶アドレスとも4キロバ
イト単位のアドレスでなくてはいけない。主記憶装置は
バイト単位でアドレスづけされているため、主記憶アト
1/スはバイト単位でもよいように思えるが、制御の簡
単化のため、4キロバイト単位とする。
主記憶アドレスを、フィールド72で指定された番号の
汎用レジスタには、拡張記憶アドレスを、フィールド7
2で指定された番号に1を加えた番号の汎用レジスタに
は、転送ブロック数(1ブロツク=4キロバイトとする
)を命令の実行に先立って、格納しておかなくてはいけ
ない。ここで、前項2に従って、汎用レジスタに格納し
ておく主記憶アドレス、拡張記憶アドレスとも4キロバ
イト単位のアドレスでなくてはいけない。主記憶装置は
バイト単位でアドレスづけされているため、主記憶アト
1/スはバイト単位でもよいように思えるが、制御の簡
単化のため、4キロバイト単位とする。
まず、「読みだし」命令は以下のように実行される。[
−読みたし」命令は、拡張記憶装置61中のデータを、
主記憶装置61に転送する命令である。「読みたし」命
令は、第6図(1)に示す形式である。フィールド70
には「読みたし」命令を示す命令コード、フィールド7
1 、72には、汎用レジスタ群112中のレジスタの
レジスタ番号が示され、仮にそれぞれAI、A2とする
。第6図(2)に示すように汎用レジスタA1には主記
憶装置31内のアドレスが、汎用レジスタA2には、拡
張記憶装置61内のアドレスが、汎用レジスタ(A2+
1)には、転送ブロック数が前もって格納されている。
−読みたし」命令は、拡張記憶装置61中のデータを、
主記憶装置61に転送する命令である。「読みたし」命
令は、第6図(1)に示す形式である。フィールド70
には「読みたし」命令を示す命令コード、フィールド7
1 、72には、汎用レジスタ群112中のレジスタの
レジスタ番号が示され、仮にそれぞれAI、A2とする
。第6図(2)に示すように汎用レジスタA1には主記
憶装置31内のアドレスが、汎用レジスタA2には、拡
張記憶装置61内のアドレスが、汎用レジスタ(A2+
1)には、転送ブロック数が前もって格納されている。
以下、第4図にしたがって説明する。
命令レジスタ111Aに「読みだし」命令がセットされ
ると、デコーダ部111Bが該命令の解読を行ない、拡
張記憶装置61に、読みだし指令、主記憶アドレス、拡
張記憶アドレスを信号80を通して送出し、それぞれ、
ランチ611 、612 、613にセットする。ラッ
チ611の内容を見て、制御部614は、読みたし動作
を開始する。ここで読みだし要求は、主記憶装置31.
拡張記憶装置61の記憶素子のアクセスの単位ごとに行
なわれる。
ると、デコーダ部111Bが該命令の解読を行ない、拡
張記憶装置61に、読みだし指令、主記憶アドレス、拡
張記憶アドレスを信号80を通して送出し、それぞれ、
ランチ611 、612 、613にセットする。ラッ
チ611の内容を見て、制御部614は、読みたし動作
を開始する。ここで読みだし要求は、主記憶装置31.
拡張記憶装置61の記憶素子のアクセスの単位ごとに行
なわれる。
ここでは、仮に、アクセスの単位を8バイトとする。ま
ず、ラッチ613中の拡張記憶アドレスで、f−、夕部
からデータを読みだす、読みだされたデータはラッチ6
18にセットされる。制御部614は、ラッチ612中
の主記憶アドレスにラッチ618のデータを省きこむア
クセス要求を作成し、信号82を通して記憶制御装置2
1に送出する。前記アクセス要求、主記憶アドレス、デ
ータは、アクセス要求スタック装置212にスタックさ
れた後、アクセス要求優先順位決定装置216に送出さ
れ、該装置で選ばれると、−ランチ214゜215 、
216 、217にそれぞれ、アクセス要求の指令(「
書きこみ」)、主記憶アドレス、データ、アクセス要求
発生源番号(拡張記憶装置61を示す)がセットされ、
主記憶装置31に送出され、データの書きこみが行なわ
れる。このようにして、拡張記憶装置61から主記憶装
置61に最初の8バイトのデータが転送されたことにな
る。以上のように、1つアクセス要求が主記憶装置31
に送出されると、記憶制御装置21は、信号81によっ
て拡張記憶装置61に、次のアクセス要求を送出するこ
とを許可する。制御部614は、信号81を受けとると
、カウンタ615 、616を使って、ランチ612
、613の値を8増加させ、それぞれ、次にアクセスす
る主記憶アドレス、拡張記憶アドレスを指すようにする
。この更新されたラッチ612゜613の値を用いて、
前記の処理を行ない、次の8バイトを拡張記憶装置61
から、主記憶装ffM′31に転送する。以下同様にし
て、次々と拡張記憶装置61中のデータが主記憶装置6
1に転送する。
ず、ラッチ613中の拡張記憶アドレスで、f−、夕部
からデータを読みだす、読みだされたデータはラッチ6
18にセットされる。制御部614は、ラッチ612中
の主記憶アドレスにラッチ618のデータを省きこむア
クセス要求を作成し、信号82を通して記憶制御装置2
1に送出する。前記アクセス要求、主記憶アドレス、デ
ータは、アクセス要求スタック装置212にスタックさ
れた後、アクセス要求優先順位決定装置216に送出さ
れ、該装置で選ばれると、−ランチ214゜215 、
216 、217にそれぞれ、アクセス要求の指令(「
書きこみ」)、主記憶アドレス、データ、アクセス要求
発生源番号(拡張記憶装置61を示す)がセットされ、
主記憶装置31に送出され、データの書きこみが行なわ
れる。このようにして、拡張記憶装置61から主記憶装
置61に最初の8バイトのデータが転送されたことにな
る。以上のように、1つアクセス要求が主記憶装置31
に送出されると、記憶制御装置21は、信号81によっ
て拡張記憶装置61に、次のアクセス要求を送出するこ
とを許可する。制御部614は、信号81を受けとると
、カウンタ615 、616を使って、ランチ612
、613の値を8増加させ、それぞれ、次にアクセスす
る主記憶アドレス、拡張記憶アドレスを指すようにする
。この更新されたラッチ612゜613の値を用いて、
前記の処理を行ない、次の8バイトを拡張記憶装置61
から、主記憶装ffM′31に転送する。以下同様にし
て、次々と拡張記憶装置61中のデータが主記憶装置6
1に転送する。
転送ブロック数の管理は、命令制御部111.が行なっ
ておシ、ある決まったブロック数ごとに拡張記憶装置6
1に転送指示を行なう。命令制御部111はラッチ61
2 、613の内容を見て、拡張記憶装置61が指定し
たブロック数だけデータを転送し終わったら、次のブロ
ックを示すアドレスをラッチ612 、613にセント
して命令を続行し、第6図(2)の汎用レジスタ(A2
+1)に示すブロック数だけデータの転送が終わったら
、命令を終了する。
ておシ、ある決まったブロック数ごとに拡張記憶装置6
1に転送指示を行なう。命令制御部111はラッチ61
2 、613の内容を見て、拡張記憶装置61が指定し
たブロック数だけデータを転送し終わったら、次のブロ
ックを示すアドレスをラッチ612 、613にセント
して命令を続行し、第6図(2)の汎用レジスタ(A2
+1)に示すブロック数だけデータの転送が終わったら
、命令を終了する。
次に、「書きこみ」命令の動作を説明する。
「書きこみ」命令は、主記憶装置31中のデータを、拡
張記憶装置6″lに転送する命令である。
張記憶装置6″lに転送する命令である。
「省きこみ」命令の形式は、第6図(11、(2]でフ
ィールド70中の命令コードや「読みたし」から「書き
こみ」に変わったものである。
ィールド70中の命令コードや「読みたし」から「書き
こみ」に変わったものである。
命令レジスタ111Aに「書きこみ」命令がセラ1さね
ると、デコーダ111Bが該命令の解読を行々い、拡張
記憶装置61に、書きこみ指令、主記憶アドレスを送出
し、信号80を通して、それぞれ、ラッチ611 、6
12 、613にセントする。ラッチ611の内容を見
て、制御部614は書きこみ動作を開始する。ここで、
書きこみ要求は前記の読みだし要求と同様に8バイト単
位に処理される。
ると、デコーダ111Bが該命令の解読を行々い、拡張
記憶装置61に、書きこみ指令、主記憶アドレスを送出
し、信号80を通して、それぞれ、ラッチ611 、6
12 、613にセントする。ラッチ611の内容を見
て、制御部614は書きこみ動作を開始する。ここで、
書きこみ要求は前記の読みだし要求と同様に8バイト単
位に処理される。
制御部614は、ラッチ612の主記憶アドレスからデ
ータを読みだすアクセス要求を作成し、信号82を通し
て、記憶制御装置21に送出する。前記アクセス要求、
主記憶アドレスは、アクセス要求スタック装置212に
スタックされた後、アクセス要求優先順位決定装置21
6に送出され、該装置で選ばれると、ラッチ214 、
215 、217にそれぞれアクセス要求の指命(「読
みだし」)、主記憶アドレス、アクセス要求発生源番号
(拡張記憶装置61を示す)がセットされ、主記憶装置
31に送出され、データの読みたしが行なわれる。主記
憶装置31、からデータが読みだされると、ランチ21
8 、219にそれぞれ、読みだされたデータ、アクセ
ス要求発生源番号(拡張記憶装置61を示す)がセット
されるき変換論理21Aは、ラッチ219の内容にした
がって、ランチ218中のデータを要求元の拡張記憶装
置61に送出する。
ータを読みだすアクセス要求を作成し、信号82を通し
て、記憶制御装置21に送出する。前記アクセス要求、
主記憶アドレスは、アクセス要求スタック装置212に
スタックされた後、アクセス要求優先順位決定装置21
6に送出され、該装置で選ばれると、ラッチ214 、
215 、217にそれぞれアクセス要求の指命(「読
みだし」)、主記憶アドレス、アクセス要求発生源番号
(拡張記憶装置61を示す)がセットされ、主記憶装置
31に送出され、データの読みたしが行なわれる。主記
憶装置31、からデータが読みだされると、ランチ21
8 、219にそれぞれ、読みだされたデータ、アクセ
ス要求発生源番号(拡張記憶装置61を示す)がセット
されるき変換論理21Aは、ラッチ219の内容にした
がって、ランチ218中のデータを要求元の拡張記憶装
置61に送出する。
拡張記憶装置61は該データをラッチ610にセットし
、制御部614は、ラッチ640内のデータを、データ
部617の中の、ラッチ613の値で示される拡張記憶
アドレスに書きこむ。同時に、制御部614は、カウン
タ616を使ってラッチ613の値を8増加させ、次に
アク七′スする拡張記憶アドレスを指すようにする。こ
のようにして、主記憶装置31から、拡張記憶装置61
に最初の8ノくイトのデータが転送されたことになる。
、制御部614は、ラッチ640内のデータを、データ
部617の中の、ラッチ613の値で示される拡張記憶
アドレスに書きこむ。同時に、制御部614は、カウン
タ616を使ってラッチ613の値を8増加させ、次に
アク七′スする拡張記憶アドレスを指すようにする。こ
のようにして、主記憶装置31から、拡張記憶装置61
に最初の8ノくイトのデータが転送されたことになる。
ここで、記憶制御装置21は、「読みだし」命令の時と
同様に、拡張記憶装置61からのアクセス要求が、主記
憶装置61に送出されると、信号81によって、拡張記
憶装置61に、次のアクセス要求を送出することを許可
する。制御部614は、カウンタ615を使って、ラン
チ612の値を8増加させ、次にアクセスする主記憶ア
ドレスを指すようにする。
同様に、拡張記憶装置61からのアクセス要求が、主記
憶装置61に送出されると、信号81によって、拡張記
憶装置61に、次のアクセス要求を送出することを許可
する。制御部614は、カウンタ615を使って、ラン
チ612の値を8増加させ、次にアクセスする主記憶ア
ドレスを指すようにする。
この更新されたラッチ612の値を用いて、前記の処理
を行ない、次のβバイトを主記憶装置31から、拡張記
憶装置61に転送する0 以下同様にして、次々と主記憶装置31中のデータが拡
張記憶装置61に転送される0転送ブロツク数の管理に
ついては「読みだし」命令と全く同じである。
を行ない、次のβバイトを主記憶装置31から、拡張記
憶装置61に転送する0 以下同様にして、次々と主記憶装置31中のデータが拡
張記憶装置61に転送される0転送ブロツク数の管理に
ついては「読みだし」命令と全く同じである。
以上の説明で、外部記憶装置51け、ディスク、磁気テ
ープなど機械、炎の動作でアクセスされるものであるの
に対し、拡張記憶装置61は、半導体の記憶素子で構成
されるものであることを前提とする。
ープなど機械、炎の動作でアクセスされるものであるの
に対し、拡張記憶装置61は、半導体の記憶素子で構成
されるものであることを前提とする。
前記の外部記憶装置のアクセス時間は、主記憶装置のア
クセス時間に比べ、非常に長いので、従来の方式のよう
に、入出力動作は入出力処理装置にまかせ、入出力動作
中は、中央処理装置は入出力から解放するという方式に
せざるを得なかった。しかし、近年の半導体の進歩によ
り高速で大容量の記憶素子が開発され、アクセス時間が
主記憶装置よりそれほど劣らない、大容量の外部記憶装
置(第6図中の拡張記憶装置61)が実現可能となった
。そのため、本発明のような、主記憶装置と外部記憶装
置間を直接転送する方式が考案された。
クセス時間に比べ、非常に長いので、従来の方式のよう
に、入出力動作は入出力処理装置にまかせ、入出力動作
中は、中央処理装置は入出力から解放するという方式に
せざるを得なかった。しかし、近年の半導体の進歩によ
り高速で大容量の記憶素子が開発され、アクセス時間が
主記憶装置よりそれほど劣らない、大容量の外部記憶装
置(第6図中の拡張記憶装置61)が実現可能となった
。そのため、本発明のような、主記憶装置と外部記憶装
置間を直接転送する方式が考案された。
本発明によれば、次の効果がある。
1 拡張記憶装置のアドレスっけを、主記憶装置のアド
レスづけよシ粗くしたため、−命令で大容量の転送が可
能になる。
レスづけよシ粗くしたため、−命令で大容量の転送が可
能になる。
2 拡張記憶装置と主記憶装置との7−−り転送を、中
央処理装置が発行する命令によって前記2装置間で直接
性なうようにし、かつ、拡張記憶装置内のアドレスを命
令のオペランドとして直接指定できるようにしたため、
従来、入出力処理装置に接続している使用可能な外部記
憶装置の探索、わりつけ、アクセス位置決めに要してい
た時間がなく々る。
央処理装置が発行する命令によって前記2装置間で直接
性なうようにし、かつ、拡張記憶装置内のアドレスを命
令のオペランドとして直接指定できるようにしたため、
従来、入出力処理装置に接続している使用可能な外部記
憶装置の探索、わりつけ、アクセス位置決めに要してい
た時間がなく々る。
3 拡張記憶アドレスする入出力命令の実行を中央処理
装置が管理し、入出力動作の終結を前記命令の終結とし
たため、従来の入出力動作の終結である入出力割込みに
対する後処理にかかっていた時間がなくなる。
装置が管理し、入出力動作の終結を前記命令の終結とし
たため、従来の入出力動作の終結である入出力割込みに
対する後処理にかかっていた時間がなくなる。
第1図は従来の計算機システムを示す図、第2図は第1
図に用いる入出力処理装置の例を示す図、第3図は本発
明に従った計算機システムを示す図、第4図は第6図に
用いる中央処理装置、記憶制御装置、拡張記憶装置のそ
れぞれの構成例を示す図、第5図は本発明に従った計算
機システムで用いる命令の形式を示す図、第6図は第5
図で示される命令のうち[−読みたし」命令の例を示す
図である。 図において、 11 中央処理装置、 21 記憶制御装置、3
1−・主記憶装置、 41 入出力処理装置、5
1・外部記憶装置、 61.・・拡張記憶装置。 代理人弁理士 高 橋 明t、6) I 用J 第 、/ 図 第2に 装置10 φ や」j50 第 3 喝
図に用いる入出力処理装置の例を示す図、第3図は本発
明に従った計算機システムを示す図、第4図は第6図に
用いる中央処理装置、記憶制御装置、拡張記憶装置のそ
れぞれの構成例を示す図、第5図は本発明に従った計算
機システムで用いる命令の形式を示す図、第6図は第5
図で示される命令のうち[−読みたし」命令の例を示す
図である。 図において、 11 中央処理装置、 21 記憶制御装置、3
1−・主記憶装置、 41 入出力処理装置、5
1・外部記憶装置、 61.・・拡張記憶装置。 代理人弁理士 高 橋 明t、6) I 用J 第 、/ 図 第2に 装置10 φ や」j50 第 3 喝
Claims (1)
- 【特許請求の範囲】 (1) 中央処理装置と主記憶装置からなる計算機。 システムにおいて、主記憶装置及び入出力処理装置を介
する外部記憶装置とは独立し、かつ主記憶装置とは直接
にデータを転送する記憶装置を加えたことを特徴とする
計算機システム。 (2、特許請求の範囲第1項記載の計算機システムにお
いて、付加した前記記憶装置のアドレス空間を、主記憶
装置のアドレス空間とは独立にし、かつアドレスづけを
主記憶装置のアドレスづけより粗くすることを特徴とす
る計算機システム。 (6)特許請求の範囲第1項記載の計算機システムにお
いて、主記憶装置と付加した前記記憶装置との間のデー
タ転送を、中央処理装置が発行する命令によって、前記
2装置間で直接性なうことを特徴とする計算機システム
。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58040676A JPS59167761A (ja) | 1983-03-14 | 1983-03-14 | 計算機システム |
GB08327930A GB2136993B (en) | 1983-03-14 | 1983-10-19 | Computer systems with extended storage |
DE19833338329 DE3338329A1 (de) | 1983-03-14 | 1983-10-21 | Computersystem |
US06/544,136 US4639862A (en) | 1983-03-14 | 1983-10-21 | Computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58040676A JPS59167761A (ja) | 1983-03-14 | 1983-03-14 | 計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59167761A true JPS59167761A (ja) | 1984-09-21 |
JPH0340868B2 JPH0340868B2 (ja) | 1991-06-20 |
Family
ID=12587126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58040676A Granted JPS59167761A (ja) | 1983-03-14 | 1983-03-14 | 計算機システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US4639862A (ja) |
JP (1) | JPS59167761A (ja) |
DE (1) | DE3338329A1 (ja) |
GB (1) | GB2136993B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61239339A (ja) * | 1985-04-16 | 1986-10-24 | Fujitsu Ltd | ペ−ジ・デ−タ転送制御方式 |
JPS6261132A (ja) * | 1985-09-12 | 1987-03-17 | Fujitsu Ltd | デ−タ転送命令制御方式 |
JPH0285941A (ja) * | 1988-09-21 | 1990-03-27 | Hitachi Ltd | データ処理システム |
JPH02234244A (ja) * | 1989-03-08 | 1990-09-17 | Nec Corp | 拡張記憶制御方式 |
JPH036754A (ja) * | 1989-06-05 | 1991-01-14 | Fujitsu Ltd | データ転送制御方式 |
US5404478A (en) * | 1989-12-28 | 1995-04-04 | Hitachi, Ltd. | Method of managing a virtual storage for a multi-processor system |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115571A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | ベクトルアクセス制御方式 |
JPS6364144A (ja) * | 1986-09-04 | 1988-03-22 | Hitachi Ltd | 記憶装置間デ−タ転送方式 |
JPH01147647A (ja) * | 1987-12-03 | 1989-06-09 | Mitsubishi Electric Corp | データ処理装置 |
JP2965987B2 (ja) * | 1988-02-22 | 1999-10-18 | 株式会社日立製作所 | データ処理システム |
JP2761506B2 (ja) * | 1988-07-08 | 1998-06-04 | 株式会社日立製作所 | 主記憶制御装置 |
FR2644260B1 (fr) * | 1989-03-08 | 1993-10-29 | Nec Corp | Dispositif de commande d'acces en memoire pouvant proceder a une commande simple |
US5317707A (en) * | 1989-10-20 | 1994-05-31 | Texas Instruments Incorporated | Expanded memory interface for supporting expanded, conventional or extended memory for communication between an application processor and an external processor |
US5269009A (en) * | 1990-09-04 | 1993-12-07 | International Business Machines Corporation | Processor system with improved memory transfer means |
US5784701A (en) * | 1995-09-19 | 1998-07-21 | International Business Machines Corporation | Method and system for dynamically changing the size of a hardware system area |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52129241A (en) * | 1976-04-21 | 1977-10-29 | Hitachi Ltd | Memory control system |
JPS5346064A (en) * | 1976-10-08 | 1978-04-25 | Kikusui Electronics | Multiphenomena oscilloscope |
JPS5621222A (en) * | 1979-07-31 | 1981-02-27 | Casio Comput Co Ltd | Memory extension system |
JPS57117055A (en) * | 1981-01-14 | 1982-07-21 | Sharp Corp | Memory extension system of microcomputer |
JPS589276A (ja) * | 1981-07-02 | 1983-01-19 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | デ−タ処理システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110163A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Logout system |
JPS5717049A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Direct memory access controlling circuit and data processing system |
DE3048250C2 (de) * | 1980-12-20 | 1984-04-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Schaltunsanordnung zur Übertragung von bytekonfigurierten Informationsblöcken über ein Bussystem mittels Datenpufferregister |
US4476522A (en) * | 1981-03-09 | 1984-10-09 | International Business Machines Corporation | Programmable peripheral processing controller with mode-selectable address register sequencing |
US4410946A (en) * | 1981-06-15 | 1983-10-18 | International Business Machines Corporation | Cache extension to processor local storage |
US4479178A (en) * | 1981-07-02 | 1984-10-23 | Texas Instruments Incorporated | Quadruply time-multiplex information bus |
-
1983
- 1983-03-14 JP JP58040676A patent/JPS59167761A/ja active Granted
- 1983-10-19 GB GB08327930A patent/GB2136993B/en not_active Expired
- 1983-10-21 US US06/544,136 patent/US4639862A/en not_active Expired - Lifetime
- 1983-10-21 DE DE19833338329 patent/DE3338329A1/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52129241A (en) * | 1976-04-21 | 1977-10-29 | Hitachi Ltd | Memory control system |
JPS5346064A (en) * | 1976-10-08 | 1978-04-25 | Kikusui Electronics | Multiphenomena oscilloscope |
JPS5621222A (en) * | 1979-07-31 | 1981-02-27 | Casio Comput Co Ltd | Memory extension system |
JPS57117055A (en) * | 1981-01-14 | 1982-07-21 | Sharp Corp | Memory extension system of microcomputer |
JPS589276A (ja) * | 1981-07-02 | 1983-01-19 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | デ−タ処理システム |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61239339A (ja) * | 1985-04-16 | 1986-10-24 | Fujitsu Ltd | ペ−ジ・デ−タ転送制御方式 |
JPH0376501B2 (ja) * | 1985-04-16 | 1991-12-05 | Fujitsu Ltd | |
JPS6261132A (ja) * | 1985-09-12 | 1987-03-17 | Fujitsu Ltd | デ−タ転送命令制御方式 |
JPH0285941A (ja) * | 1988-09-21 | 1990-03-27 | Hitachi Ltd | データ処理システム |
JPH02234244A (ja) * | 1989-03-08 | 1990-09-17 | Nec Corp | 拡張記憶制御方式 |
JPH036754A (ja) * | 1989-06-05 | 1991-01-14 | Fujitsu Ltd | データ転送制御方式 |
US5404478A (en) * | 1989-12-28 | 1995-04-04 | Hitachi, Ltd. | Method of managing a virtual storage for a multi-processor system |
Also Published As
Publication number | Publication date |
---|---|
GB2136993A (en) | 1984-09-26 |
JPH0340868B2 (ja) | 1991-06-20 |
GB8327930D0 (en) | 1983-11-23 |
GB2136993B (en) | 1987-01-21 |
US4639862A (en) | 1987-01-27 |
DE3338329C2 (ja) | 1989-10-19 |
DE3338329A1 (de) | 1984-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5377337A (en) | Method and means for enabling virtual addressing control by software users over a hardware page transfer control entity | |
JPS59167761A (ja) | 計算機システム | |
US6665747B1 (en) | Method and apparatus for interfacing with a secondary storage system | |
JPS61190638A (ja) | 仮想計算機のフアイル制御方式 | |
JPS60176143A (ja) | プログラム呼び出し装置 | |
JPS6356754A (ja) | 入出力チヤネル | |
US5404549A (en) | Method for efficient access of data stored in a nexus table using queue tag indexes in a table portion | |
JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
JPS60134937A (ja) | アドレス拡張装置 | |
JPS6237754A (ja) | 仮想拡張記憶方式 | |
JP2994917B2 (ja) | 記憶システム | |
JP3009168B2 (ja) | データ処理装置 | |
JPH0337748A (ja) | 主記憶を利用した外部記憶アクセス方式 | |
JP2615046B2 (ja) | レコード追加処理方法 | |
JP2612173B2 (ja) | 仮想計算機 | |
JPH04350738A (ja) | ディスクスペース管理方式 | |
JP2895892B2 (ja) | データ処理装置 | |
JPH04111026A (ja) | データベースに対する更新履歴情報の書き込み方式 | |
SU556440A1 (ru) | Устройство дл управлени параллельным выполнением команд в стековой электронной вычислительной машине | |
JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
JPH05233159A (ja) | 2重化補助記憶システム | |
JPS61211774A (ja) | ベクトル処理装置 | |
JPS6327740B2 (ja) | ||
JPS6267648A (ja) | 排他制御命令処理方式 |