JPS59161023A - 素子の製造方法 - Google Patents
素子の製造方法Info
- Publication number
- JPS59161023A JPS59161023A JP3442383A JP3442383A JPS59161023A JP S59161023 A JPS59161023 A JP S59161023A JP 3442383 A JP3442383 A JP 3442383A JP 3442383 A JP3442383 A JP 3442383A JP S59161023 A JPS59161023 A JP S59161023A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- deep hole
- hole
- substrate
- adhered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、半導体などの素子の製造方法に関する。
゛（従来技術）
素子の製造に渦って微細穴の内面周辺部に電極用などの
金属薄膜を形成したいことがある。しかし従来は、厚さ
く穴の軸方向長さ）が５〜５００μｍ程度で穴径が１〜
２００μｍ程度の微細深穴周辺壁面への電極金属薄膜の
被着について、実用性のある適当な方法がなかった。
金属薄膜を形成したいことがある。しかし従来は、厚さ
く穴の軸方向長さ）が５〜５００μｍ程度で穴径が１〜
２００μｍ程度の微細深穴周辺壁面への電極金属薄膜の
被着について、実用性のある適当な方法がなかった。
すなわち、従来技術で電極金属薄膜を被層しようとする
と、第１図（ａ）に示すように、例えは金電極の場合、
超音波を加えながら無電解金メツキ液中に半導体筐たは
絶縁物基板１を浸漬して、微細な深い穴１ａの周辺部を
含む絶縁物基板１の全面に金属膜２を形成し、無電解金
メッキ液から絶縁物基板１の全面に金属膜２を形成し、
無電解金メッキ液から絶縁物基板１を引き上げた後、第
１図（ｂ）に示すように、マスク３を形成し、しかるの
ち金属膜２のエツチングを行い、絶縁物基板１の表面お
よび裏面の電極金属を取シ除き、第１図（Ｃ）に示すよ
うな形状に製造する。
と、第１図（ａ）に示すように、例えは金電極の場合、
超音波を加えながら無電解金メツキ液中に半導体筐たは
絶縁物基板１を浸漬して、微細な深い穴１ａの周辺部を
含む絶縁物基板１の全面に金属膜２を形成し、無電解金
メッキ液から絶縁物基板１の全面に金属膜２を形成し、
無電解金メッキ液から絶縁物基板１を引き上げた後、第
１図（ｂ）に示すように、マスク３を形成し、しかるの
ち金属膜２のエツチングを行い、絶縁物基板１の表面お
よび裏面の電極金属を取シ除き、第１図（Ｃ）に示すよ
うな形状に製造する。
しかし、このような方法によって得られる電極は無電解
メッキできる材料が制限され、また前述した方法は、微
細な深い穴へのメッキでは気孔になって金薄膜が形成さ
れない部分が発生する危険がある。
メッキできる材料が制限され、また前述した方法は、微
細な深い穴へのメッキでは気孔になって金薄膜が形成さ
れない部分が発生する危険がある。
また、１μｍを越える深い穴にマスク３を形成すること
は通常のホトリソ工程では難しく、マスクの断切れによ
って穴内部の上辺の金属薄膜が除去される可能性がある
など、良好な金属薄膜の形成がむずかしい。
は通常のホトリソ工程では難しく、マスクの断切れによ
って穴内部の上辺の金属薄膜が除去される可能性がある
など、良好な金属薄膜の形成がむずかしい。
特に、シリコン集積回路のような微細な加工を必要とす
る領域には使用できなかった。
る領域には使用できなかった。
また、微細穴の紙面や、穴付近の表面上に電極を必要と
しない場合には対応する方法がなかった。
しない場合には対応する方法がなかった。
（発明の目的）
この発明は、前述した事情にかんがみてなされたもので
、電極用などの金属薄膜を容易にしかも確実に形成でき
る素子の製造方法を提供することを目的としている。
、電極用などの金属薄膜を容易にしかも確実に形成でき
る素子の製造方法を提供することを目的としている。
（発明の構成）
この発明の素子の製造方法は、微細穴を有する半導体ま
たは絶縁物基板に導電材料を付着してイオンビームを照
射して、微細穴底部に配置した導電材料をスパッタし、
微細穴の内面周辺部に導電性薄膜を形成するようにした
ものである。
たは絶縁物基板に導電材料を付着してイオンビームを照
射して、微細穴底部に配置した導電材料をスパッタし、
微細穴の内面周辺部に導電性薄膜を形成するようにした
ものである。
（実施例）
以下、この発明の素子の製造方法の実施例について図面
に基づき説明する。第２図（ａ）および第２図（ｂ）は
その一実施例の工程説明図である。
に基づき説明する。第２図（ａ）および第２図（ｂ）は
その一実施例の工程説明図である。
まず、第２図（ａ）に示すように、深穴１１ａを有する
基板１１の表面に真空蒸着法によって、金属１２（たと
えは、金）を被着する。このとき、真空蒸着の方向性の
ために、深穴１１ａの内側面には被着されない。
基板１１の表面に真空蒸着法によって、金属１２（たと
えは、金）を被着する。このとき、真空蒸着の方向性の
ために、深穴１１ａの内側面には被着されない。
続いて、矢印で示す垂直方向よシ、アルゴンなどのイオ
ンを照射して、金属１２をスパッタすると、金属１２は
基板１１の表面および深穴１１ａの底面よシ除去され、
深穴１１ａの内面に付着させることができる（第２図（
ｂ））。
ンを照射して、金属１２をスパッタすると、金属１２は
基板１１の表面および深穴１１ａの底面よシ除去され、
深穴１１ａの内面に付着させることができる（第２図（
ｂ））。
また、この発明の第２の実施例として貫通穴の内面に電
極材料を被着する方法を第３図に示す。
極材料を被着する方法を第３図に示す。
第３図（ａ）に示すように、貫通穴２１ａを有する基板
２１を金属２２（たとえば金）の上におく。
２１を金属２２（たとえば金）の上におく。
次に、第２図（ａ）に示す工程と同様に垂直方向よシイ
オンを照射すると金属２２がスパッタされ、貫通穴２１
ａの内面に被着する（第３１１（ｂ） ）。
オンを照射すると金属２２がスパッタされ、貫通穴２１
ａの内面に被着する（第３１１（ｂ） ）。
ここで、第２図、第３図で示す工程で用いるイ。
オンビームスバッタリングｕｌＸ１０−’〜１×１０−
″ｔｏｒｒ の真空中で行うことができるため、スパ
ッタされた金属の平均自由行程は数メートル台となシ、
スノ＋ツタされた金属は深穴の内面以外には被着されな
い利点も有する。
″ｔｏｒｒ の真空中で行うことができるため、スパ
ッタされた金属の平均自由行程は数メートル台となシ、
スノ＋ツタされた金属は深穴の内面以外には被着されな
い利点も有する。
この発明の第３の実施例として、第１の実施例において
深穴の底面および′周辺部にも電極を形成する方法を示
す。
深穴の底面および′周辺部にも電極を形成する方法を示
す。
この第４図に示すように、基板３１に形成した深穴３１
ａの周辺にマスク３３を形成した後、第１の実施例と同
様に全面的に金属３２を被着してからイオンによって金
属３２をスパッタするとき、スパッタ量を金属膜厚の半
分程度にしておく。その後に、マスクを除去すると第１
図（ｃ）に示すものと同じ電極構造が得られる。
ａの周辺にマスク３３を形成した後、第１の実施例と同
様に全面的に金属３２を被着してからイオンによって金
属３２をスパッタするとき、スパッタ量を金属膜厚の半
分程度にしておく。その後に、マスクを除去すると第１
図（ｃ）に示すものと同じ電極構造が得られる。
以上説明したように、第１の実施例では従来の方法で示
したようなメッキ液を用いず、ス・ぞツタリング法を用
いるため金属の種類が限定されず、たとえは、金の他に
白金、モリブデンなどのような信頼性の高い金属を用い
ることができる。
したようなメッキ液を用いず、ス・ぞツタリング法を用
いるため金属の種類が限定されず、たとえは、金の他に
白金、モリブデンなどのような信頼性の高い金属を用い
ることができる。
また、第１の実施例ではマスクを用いずに深穴内部の側
面にのみ電極を形成することができる。
面にのみ電極を形成することができる。
さらに、メッキ液を用いないため、メッキ中の気泡によ
る歩留シの低下や穴径に対する制限がない利点を有する
。
る歩留シの低下や穴径に対する制限がない利点を有する
。
また、第１の実施例では底面を有する穴に対する深穴内
面の電極形成法を示したが、第２の実施例のように貫通
穴に対する場合は必要とする金属板上に基板を置いて、
イオンによるスパッタリングを行うだけでよく、蒸着工
程を省略することができる。
面の電極形成法を示したが、第２の実施例のように貫通
穴に対する場合は必要とする金属板上に基板を置いて、
イオンによるスパッタリングを行うだけでよく、蒸着工
程を省略することができる。
第３の実施例は第１、第２の実施例と同様に、広範囲な
金属を用いることができ、また、メッキ液を壁わず、イ
オンによるスパッタリングを用いるために歩留シの低下
や穴径の制限がないが、さらに、マスクを使用すること
によって、深穴の底面や周辺部にも電極を形成でき、配
線に利用することができる。
金属を用いることができ、また、メッキ液を壁わず、イ
オンによるスパッタリングを用いるために歩留シの低下
や穴径の制限がないが、さらに、マスクを使用すること
によって、深穴の底面や周辺部にも電極を形成でき、配
線に利用することができる。
（発明の効果）
以上説明したように、この発明の素子の製造方法によれ
ば、方向性のあるイオン番こよって金属をス・ぐツタさ
せて金属膜を形成させるようにしたので、広範囲の金属
材料を用いて微細な深穴の内面部のみまたは底面、周辺
部を含んだ領域に金属薄膜を形成することができ、穴径
が１〜２００μｍ、深さが５〜５００μｍの深穴の内面
に品質の良い電極を必要とする素子の製造に利用するこ
とができる。
ば、方向性のあるイオン番こよって金属をス・ぐツタさ
せて金属膜を形成させるようにしたので、広範囲の金属
材料を用いて微細な深穴の内面部のみまたは底面、周辺
部を含んだ領域に金属薄膜を形成することができ、穴径
が１〜２００μｍ、深さが５〜５００μｍの深穴の内面
に品質の良い電極を必要とする素子の製造に利用するこ
とができる。
第１図（ａ）ないし第１図（ｅ）はそれぞれ従来の素子
の製造方法の工程説明図、第２図（ａ）および第２図（
ｂ）はそれぞれこの発明の素子の製造方法の第１の実施
例を示す工程説明図、第３図（ａ）および第３図（ｂ）
はそれぞれこの発明の素子の製造方法の第２の実施例を
示す工程説明図、第４図はこの発明の素子の製造方法の
第３の実施例の工程説明図である。 １１．２１．３１・・・基板、ｌｌａ、３１ａ・・・深
穴、１２ 、２２ 、３２ ・・・金属、２１ ａ−・
・貫通穴、３３・・・マスク。
の製造方法の工程説明図、第２図（ａ）および第２図（
ｂ）はそれぞれこの発明の素子の製造方法の第１の実施
例を示す工程説明図、第３図（ａ）および第３図（ｂ）
はそれぞれこの発明の素子の製造方法の第２の実施例を
示す工程説明図、第４図はこの発明の素子の製造方法の
第３の実施例の工程説明図である。 １１．２１．３１・・・基板、ｌｌａ、３１ａ・・・深
穴、１２ 、２２ 、３２ ・・・金属、２１ ａ−・
・貫通穴、３３・・・マスク。
Claims (1)
- 微細穴を有する半導体または絶縁物基板に導電材料を付
着し、イオンビームを照射することにょシ、前記微細穴
の底部に配置した導電材料をスパッタし、微細穴の内面
周辺部に導電性薄膜を形成することを特徴とする素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3442383A JPS59161023A (ja) | 1983-03-04 | 1983-03-04 | 素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3442383A JPS59161023A (ja) | 1983-03-04 | 1983-03-04 | 素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161023A true JPS59161023A (ja) | 1984-09-11 |
Family
ID=12413792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3442383A Pending JPS59161023A (ja) | 1983-03-04 | 1983-03-04 | 素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| US5565383A (en) * | 1993-12-03 | 1996-10-15 | Nec Corporation | Method for selective formation of silicide films without formation on vertical gate sidewalls using collimated sputtering |
-
1983
- 1983-03-04 JP JP3442383A patent/JPS59161023A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| US5565383A (en) * | 1993-12-03 | 1996-10-15 | Nec Corporation | Method for selective formation of silicide films without formation on vertical gate sidewalls using collimated sputtering |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10199989A (ja) | Ｍｏｓ構造中の金属電極を有するセンサの製造方法 | |
| JPS59161023A (ja) | 素子の製造方法 | |
| US3421985A (en) | Method of producing semiconductor devices having connecting leads attached thereto | |
| JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
| WO2020035008A1 (zh) | 一种走线结构及其制备方法、显示装置 | |
| JPS58176931A (ja) | 素子の製造方法 | |
| JPS6229133A (ja) | スパツタ方法およびその装置 | |
| JPH037756B2 (ja) | ||
| JPH03269972A (ja) | 電気的接続部材の製造方法 | |
| JPH02129925A (ja) | 配線の形成方法 | |
| JPS60117684A (ja) | 非晶質シリコン太陽電池の製造方法 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPS6116527A (ja) | 金属電極の製造方法 | |
| JPH07221108A (ja) | 半導体装置の電極構造およびその電極形成方法 | |
| KR100503983B1 (ko) | 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법 | |
| JPS6233425A (ja) | 電極の形成方法 | |
| JP2005228873A (ja) | 電極形成方法 | |
| JPS61240661A (ja) | 厚膜金属パタ−ンの形成方法 | |
| JP2000517413A (ja) | マイクロ電極アレイの製造方法 | |
| KR820000815B1 (ko) | 다층막(多層膜) 증착법(蒸眼法) | |
| JPS59169127A (ja) | 半導体装置の製造方法 | |
| JPH07140643A (ja) | アパーチャの製造方法 | |
| JP2007247052A (ja) | マイクロ部品製作方法 | |
| JPH05218272A (ja) | リードフレームの製造方法 | |
| JPS60120526A (ja) | 微細パタン形成法 |