JPS59156070A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電子ファイル、デジタル型複写機等における画
像処理装置に関し、特に同−画像内における文字等の２
値画像成分と中間調画像成分とを分離、認識する＋ｉｊ
ｆ像処理装置に関する。

従来技術 従来よυ電子ファイル、デジタル型複写機等の画像処理
を施す事務機器においては、文字画像のように、白黒の
境界を明瞭に再現することを重視するものと、写真画像
のように、白黒境界をむしろポカし、中間調を再現する
ことを重視するものとがあシ、２つの相異った要求があ
った。

前者は、機器の画像の分解能を高めることで従来よシ研
究Φ実施されておシ、一方、後者においても近年のデジ
タル技術の進展によシ組織的ディザ法を用いることで、
技術的にはほぼ完成の域に達している。

しかしながら、使用者がこれら事務機器に入力する原稿
は、必ずしも文字画素（２値画像）、あるいは中間ｔ、
°１画像の２種にはつきυ分けられるものではなく、文
字９図形、写真等の画像が同−原稿内に混在することが
多々ある。

２値画像及び中間調画像を同−原稿内で識別することは
録かしいため、従来ではこれを２値記録あるいは、中間
調記録のいづれか一方で処理していた。白黒を明瞭に再
現する２値記録は文字画像中線グラフ等の２値画像再現
に適しておシ、伝送信号の帯域圧縮符号化もやシやずい
と云う利点がある反面、写真や絵などの中間調画像の再
現は困短であった。一方デイザ法は中間調画像に対して
は良好な画質を得られるものの、分解能が劣化するので
文字等の２値画像に対しては画像品質の劣化が目立ち、
原稿が文字、中間調の双方を含むときは高品質に再現す
ることができなかった。

そこでその解決策として、同−画像内で中１ｉｔｌ　ｍ
画像領域においては組織的ディザ法を用い、文字。

図形等の２値画像領域においては２値化処理方法を用い
て、良好な再現画像を得ることが考えられるＯ しかしながら、この場合２値画像領域と中間調画像領域
とを判別しなければならない等のため原稿から読み取っ
た画素と１対１に対応した画像メモリが必要であυ、取
扱う画面の大きさや画素密度の増大及び中間調処理すべ
き階調数に応じてメモリ量が増大してしまい、回路が複
雑になる。そのためメモリコストの増大や機器全体の信
頼性の低下、メモリ操作の煩雑性が増すなどの不都合が
生じてしまう。

目　　　　　　　的 本発明は上記の欠点を除去するとともに、文字等の２値
画像及び写真等の中間調画像を含む原稿でも高品質に再
現することができる画像処理装置を提供することにある
。

また本発明の更なる目的は低コスト化、高速処理が可能
な画像処理装置を提供することにある。

実施例 以下本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例である画像処理装置のブロッ
ク図である。図において、１は原稿等から画像データを
得る読取部、２は＠像データ信号であり例えば１６階調
の中間調画像の場合は１画素当９４　ｂｉｔの画像デー
タ信号が順次読取部１から出力される。６はブロック別
像域分離回路で読取部１の画像データ出力を処理して２
値表示領域と多値（中間調）表示領域とに分離する。４
は・（ソファで読取部１の画像データ出力を遅延してブ
ロック別像域分離回路乙の像域分離出力と同期をとる働
きをする。５はディザ／２値化回路で、バッファ４で遅
延された画像データをプ四ツク別分離回路乙の出力に従
ってディザ処理又は２値化処理を行う。６はディザ／２
値化回路５の出力でディザ処理または２値化処理された
画像データが混在した信号である。７は信号６を符号化
する符号化回路（例えばＭＨ符号化回路）、８は通信回
線との回線インターフェース、９は読取部１で読取った
原稿をフビーするためのプリンタ部であシ、レーザビー
ムプリンタ等から構成される。

第１図において読取部１で原稿を左から右へ（主走査）
、上から下へ（副走査）走査して各画素を１６階調に読
取るものとすると、１画素毎に４　ｂｉｔの画像データ
が得られる（今、画像データ信号２は４　ｂ４ｔの並列
信号を考えるものとする）。

ブロック別像域分１電回路６では例えば４×４画緊のブ
ロックに画俄な分割して、各ブロック毎に画素濃度の最
大値Ｌｍａｘと最小値Ｌｍｉｎを検出し、ＣＬｍ＆ｘ−
Ｌｍｔｎ）を算出してこれを像域分難パラメータＰと比
較することによυ２値表示領域と多値表示領域とに分離
する。（これをブロック別像域分離処理と称す。）具体
的には各ブロックを Ｌｍａｘ　−Ｌｍｉｎ≧Ｐのとき２値表示領域Ｌｍａｘ
　−Ｌａ１ｎ　（Ｐのとき多値表示領域に分離して、そ
の結果をブロック別分離回路３の内部のメモリに蓄える
（２値表示領域な′″１”、多値表示領域を０″と表現
することにする）。

一方バツファ４でブロック別分離回路６の処理時間だけ
遅延された画像データ２はブロック別分離回路６の低域
分離出力が１″のときはディザ／２値化回路５によシ２
値化処理され、低域分離出力が＠Ｏｎのときはディザ処
理される。このようにブロック別分口回路６の像域分離
出力に応じて２値化処理またはディザ処理が４×４画素
のプ冒ツク毎に実行される。

このようにして得られる画像信号６は主走査方向４画素
毎に２値化処理またはディザ処理された画像データが連
続する信号となる。６は符号化回路７で符号化された後
、回線インターフェース８を介して通信回線に送出され
る。プリンタ部−９は送信時に同時；ビーをとる場合や
、本実施例を復写機として使用する場合に用いる記録部
である。

次に第１図に示したプ四ツク別保域分離回路５゜バッフ
ァ４．ディザ／２値化回路５について第２図を用いて更
に詳細に説明する。

第２図において、２は画像データ信号で４　ｂ１ｉ並列
信号であシ、バッファ４とブロック別像域分品回路６に
順次入力される。１１はＬｍａｘ検出部、１２はＬｍ６
ｘ記憶部で１主走査線の画素数を４で割った数のブロッ
クに対応して各４　ｂａｔの０度レベル情報を記憶でき
るようになっている。Ｌｍａｘ記憶部１２の出力はＬｍ
ａｘ検出部１１の入力に帰還されておυ、１主走査線前
の同一プルツク内のＬｍａｘと現在の主走査線の画素会
度の比較が可能な構成となっている。Ｌ！ＩＩａｘ記憶
部１２の出力はまたラッチ１５を介して減算器１７に入
力される。また１６はＬｍｉユ検出部、１４はＬｍｉｎ
記憶部でそれぞれ検出部１１、記憶部１２と同様な構成
となってＩ、ｚる。

Ｌｍｉｎ記憶部１４の出力はラッテ１６を介して減算！
１７に人力サレル。減ｎ器１７では（Ｌｍａｘ−Ｌｍｉ
、ｎ）の計算が行われ、その計算結果は比較回路１８で
像域分難パラメータＰと比較され、像域メモリ１９に像
域分離出力″′０”または１″が蓄えられる。

従って像域メモリ１９には各ブロックの処理方法を決定
すべく各ブロックに対して出力される像域分離出力″′
０″、″′１″′が蓄えられる。補正回路２０は像域メ
そり１９の出力を補正してディザＲＯＭ２５に出力する
。以上がブロック別像域分離回路６の構成である。

また第２図において、２１．２２はカウンタでそれぞれ
画素単位の基本り四ツクＯＫ及び主走査線同期信号Ｈ８
ＹＮＣが入力されてディザＲＯＭ２５のアドレスを提供
する。ディザＲＯＭ２５にはこのほかに補正回路２０の
出力と儂１□１整信号２７がアドレスとして入力されて
し）る。ディザＲＯＭ２６は例えば補正回￥６２０から
の作域分子工出ブフカ（１であるときは２値化処理のた
めの一定のシリ１直を出力し、０であるときはディザ処
遇のための４×４マ［リクスで表わされる１６段ｒカの
閾イ直を出力するものである。ディザＲＯＭ２５の出力
は各画素の閾１直を与えるので、これをコンＩ（レータ
２５によシパツファ４の出力（原画像データ）と比較し
て出力画像データ６を得る。以上カタ・（ツファ４とデ
ィザ／２値化回路５のも達成である。

次に第３図のタイムチャートを参照しながら第２図の動
作を雪間する。

１８２図において画像データ２は主走査線同期信号ＨＳ
　Ｙ　Ｎ　Ｃに同期して１２イン（主走査線）単位で入
力されるようになっている。１２イン中の各［！ｆｉｌ
素（画イ９データ）は基本クロックＣＫに同期した４ｂ
ｉｔ並列（１６階調）データである。同期信号Ｉ−Ｉ　
Ｓ　Ｙ　Ｎ　Ｃｕ　ｆ１７．　！ｌ　Ｉ’２１　Ｋ　示
ｆ　Ｍ　Ｍ　Ｉ　Ｎ　’ｒ　、　Ｉ　ＢＤＥＣ，ＭＭＶ
Ｄ等のタイミング台信号を発生する図示しない各１Φカ
ウンタ類をクリアする。

さて、１ライン目の画像データ２が入力されるとき、各
像域（各ブロック）の最初の′画素信号ＭＭ　Ｉ　Ｎ　
Ｔ　（７）　タイミングで強ｆｊｉｌｌ的にＬ　ｍａｘ
記憶部１２及びＬ　ｍｉｎ記憶部１４にＢ己憶する（４
呵素毎に１画素記憶する）。

また１ライン目の処理において信号ＭＭＩＮＴ以外のタ
イミングの画素データが入力したときシーシ、第５図の
Ｌ　ｍａｘ／Ｌ　ｍｉｎ検出のタイミングに従ってデー
タとをそれぞれＬｍａｘ検出部［１，Ｌｍｉｎ検出部で
比較し、ＭＡＸ記憶部１２にはよＪ）７１％度の濃い画
素データをメモリを督きかえて記憶し、ＭＩＮ記憶部１
４にはより濃度の薄い画素データを同様に記憶する。こ
のよ５にして４ｒ４素毎（ブロック毎）に戸素濃鹿の最
大値（鏝も濃い）と最小値（最も薄い）をそれぞれＬ　
ｍａｘ記憶部１２及びＬ　ｍｉｎ記憶郁１４に記憶して
１２イン目の検出処理を終了する。例えばＢ４．￥４Ｊ
の原和を１６１ｊＪｉ素／　ｍｍの密度で読みとるとき
は、１ライン当Ｄ　４０９６になる。従って記憶部１２
．１４はそれぞれ１０２４Ｘ　４　ｂｉｔ　（１）　Ｒ
Ａ　Ｍ　（Ｒａｎｄｏｒｎ　Ａｃｃｅｓｓ　Ｍｅｍｏｒ
ｙ）で実現できる。

続いて２２イン目の画像データ信号２を処理するが、こ
のときは１２イン目のようなＭＭＩＮＴのタイミングは
なく、各ブロック毎に引続いて濃度の大小を比較する。

従って２ライン目が終了すると各ブロック毎に２ライン
分、８画素の濃度の最大値及び發小値がＲＡ　Ｍに記憶
される。同様にして４ラインまで処理すれば１０２４像
域の濃度の最大値と最小値がそれぞれＬｍａｘ、記憶部
１２とＬｍｉｎ、記憶部１４に記１．醸されることにな
る。さて、４ライン目の処理においては、第６図の信号
Ｍ　Ｍ　Ｖ　Ｄのタイミングで各像域の量大値／最小値
が確定するので、このタイミングで確定値をラッチ１５
．１６にラッチし＠算器１７で（Ｌ　ｍａｘ　−Ｌｍｉ
ｎ）をη出して、比較回路１Ｂで像域分離パラメータＰ
と比較した上で１”又はｌｌ０Ｎを像域メモリ１９にＩ
　ＢＤ！１３ｃのタイミングで記憶すイン目の画像デー
タ信号の処理と同時に行われる。

５′）イン目からの画像データ信号も前述と同様４′フ
イン毎に繰シ返して像域メモリ１９にデータを書き込む
。

さて、像域メモリ１９の読み出しは５ライン目から行い
、基本クロックＣＫ　４回に１回の割合で発生する像域
メモリ読出しクロックによって読出され、以後６，７ラ
イン目も同じ内容のデータを繰９返して読出す。８ライ
ン目の時間には、像域メモリ１９は第４図のＲ、Ａ　Ｍ
　ｆ＆ｈ作タイミングに示す如（読出しと書きこみを連
続して行うことにより、５〜７ライン目と同じ内容を読
出しながら新たな像域データな傅き込む。

以上のサイクルで読出した像敢メそすのデータを補正回
路２０で画質が向上するように若干補正した後、ディザ
ＲＯＭ　２５のアドレス端子に入力してカウンタ２１，
２２の出力と合わせてＩＷ？値パターンを発生する。

尚、濃度Ｆｌｎｍ信−Ｗ２７は、ディザの閾値を全体的
に上下させて画像記Ｑの硬質を向上させるよプに調整す
るための制御信号であって、操作パネル等から制御部（
１Ｎ示せず）を経由して供給される信号である。

また、ディザＲＯＭ２３は補正回路２０の像間分離出力
に応じて閾値パターンを発生する様プログラムされてい
るものであシ、ネ１正回路２０の出力がｌＯ″のときは
所定のディザパターンを発生し、補正回路２０の出力が
１″１”のときは像域内の閾値が例えば全て７（即ち２
値化処理）となるような閾値パターンを発生する。モし
て４ライン分遅延してタイミングを合わせた原画像デー
タを比ψ回路２５で画素毎に閾値と比較することによシ
、出力画像データ６が得られる。

尚、本実施例においてはディザ／２値化回路を用いたが
、本発明はこれに限ることな（像域分離出力に応じて所
望の画像処理を行なえるものならば良い。

また本実施例ではブロック毎に画像データの最大値と最
小値を記憶させ、その差を計算することによυ像域分離
出力を決めていたが本発明はこれに限ることなく、例え
ばブロック毎に画像デ゛−タの最大値を記憶させ、あら
かじめ決められた所定値との差を計算することにより像
域分離出力を決めても良い。またブロック毎に画像デー
タの最大値及び最小値に近い値を記憶させても良い。

効果 以上説明した悸に本実施例においては読取シ部より画像
データを受取９カからこれをバッファリングする一方で
ブロック毎に画像データの最大。

１１＼ 最少値を逐次検出、更新してゆくので、設定されたブロ
ックのライン数分読取りが完了した時点でｌド ブロック中の最大、最少値が得られるため、高速かつリ
アルタイムのブロック像域分離処理を行なうことができ
る。

また本実施例においては、ブロック別像域分離ｌＪ％ に必要な、ブロック毎の画素濃度の最大値、最少値を別
々の検出回路を用いて並列に検出し、かつ、別々のメモ
リに貯わえる、と云う方式をとる事から、高速かつリア
ルタイムのブロック別像域分離処理を行なうことができ
る。

また、本実施例によれば４ライン御度の２インバツフア
でブロック別像域分離回路の処理時間ずれを補正するこ
とができ、ディザＲＯＭを用いてディザ又は２値化処理
が画像データの入力に対しほぼ実時間で実行できるので
冒速に画像処理な行な５ことができる画像処理装置を低
価格で提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＨ像処理装置のブロッ
ク図、第２図は第１図のブロック別像域分離回路３．バ
ッファ４．ディザ／２値化回路５を更に詳細に示した図
、第３図は第２同各部の動作を示すタイムチャート、第
４図は像域メモリ１９の動作タイミングを示す図である
。 ここで１は読取部、３はブロック別像域分離回路、４は
バッファ、５はディザ／２値化回路、７は符号化回路、
８は回路インターフェース、９はチ、１７は減算器、１
８は比較回路、１９は像域メモリ、２３はディザＲＯＭ
である。 出願人　Φヤノン株式会社

Claims (1)

【特許請求の範囲】
1. （１）入力される画像データをｍＸｎ（ｍ、ｎは整数）
   ＠素のブロックに分割し、前記ブロック内の画像データ
   の所定値をブロック毎に記憶する記憶手段と、逐次入力
   される前記ブロック内の′画像データと前記ブロック内
   の所定値とを比較して新たな所定値を設定して前記記憶
   手段に記憶せしめる設定手段とを有し、前記記憶手段に
   記憶されたブロック毎の所定値に基づいてブロック毎の
   処理方法を決定する様構成したことを特徴とする画像処
   理装置。 （２、特許請求の範囲４Ｗ、１項において前記ブロック
   内の所定値は、前記ブロック内の画像データの（６）特
   許請求の範囲第２項において前記設定手段は前記ブロッ
   ク内の画像データの最大値及び最小値と逐次入力される
   前記ブロック内の画像データとを同時に比較することを
   特徴とする画像処理装置。