JPS5914795Y2 - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPS5914795Y2 JPS5914795Y2 JP1982155587U JP15558782U JPS5914795Y2 JP S5914795 Y2 JPS5914795 Y2 JP S5914795Y2 JP 1982155587 U JP1982155587 U JP 1982155587U JP 15558782 U JP15558782 U JP 15558782U JP S5914795 Y2 JPS5914795 Y2 JP S5914795Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection
- circuit
- resistors
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electromechanical Clocks (AREA)
Description
【考案の詳細な説明】
本考案は、電池電圧等の電圧検出回路に関するものであ
る。
る。
本考案の目的は、電圧検出回路の検出電圧を所定の電圧
値へ設定する際の手間、回路を簡略化する事にある。
値へ設定する際の手間、回路を簡略化する事にある。
従来提案されてきたいろいろな電圧検出方式において、
検出電圧の調整(設定)については、選別された検出素
子を用いるとか、ICチップ上の電圧検出素子に適合し
、た外付部品を選択して組合わせる等が考えられていた
。
検出電圧の調整(設定)については、選別された検出素
子を用いるとか、ICチップ上の電圧検出素子に適合し
、た外付部品を選択して組合わせる等が考えられていた
。
しかしこの方法では、選別のため多くの部品が無駄にな
ったり、また外付抵抗の抵抗値を数多く用意したり、ま
た抵抗トリミング装置を必要とする等、生産性の点で問
題があった。
ったり、また外付抵抗の抵抗値を数多く用意したり、ま
た抵抗トリミング装置を必要とする等、生産性の点で問
題があった。
本考案においては、2進信号等による検出電圧の電子的
な制御により、上記の欠点を無くし、外付部品が無く、
少ない数の制御信号で、幅広い精密な検出電圧の設定が
可能である。
な制御により、上記の欠点を無くし、外付部品が無く、
少ない数の制御信号で、幅広い精密な検出電圧の設定が
可能である。
以下、電界効果トランジスタのスレッショルド電圧を利
用した電池電圧検出回路を例に取って、本考案の説明を
する。
用した電池電圧検出回路を例に取って、本考案の説明を
する。
先ず、最近提案されている電界効果トランジスタのスレ
ッショルド電圧を利用した電池電圧検出回路について簡
単に説明する。
ッショルド電圧を利用した電池電圧検出回路について簡
単に説明する。
第1図がその基本回路である。
1は電源電池、2はエンハンスメント形P形電界効果ト
ランジスタ、3はドレイン抵抗RDである。
ランジスタ、3はドレイン抵抗RDである。
この回路構成では、電源電池電圧E1=ゲート電圧−v
6−である。
6−である。
従って、電池電圧E1が電界効果トランジスタのスレッ
ショルド電圧vthより高ければドレイン電流は流れ、
低ければ流れない。
ショルド電圧vthより高ければドレイン電流は流れ、
低ければ流れない。
その結果、電池電圧E□対出力電圧E2の関係は、第2
図の実線5の様になる。
図の実線5の様になる。
なお、ドレイン抵抗3を変える事により、検出電圧の微
調整が行なえる。
調整が行なえる。
従来、このドレイン抵抗を外付部品とし、各種抵抗値を
用意することにより検出電圧の調整を行なうという考え
もあった。
用意することにより検出電圧の調整を行なうという考え
もあった。
本考案による回路を第3図に示す。
6は2 bit 2逆信号入力回路であり、9は2 b
it 2進信号を22進号へ変換する変換回路である。
it 2進信号を22進号へ変換する変換回路である。
19〜23は電源電圧分割用抵抗であり、時計用等のI
Cチップ上にモノリシック抵抗、又はMO8抵抗として
形成される。
Cチップ上にモノリシック抵抗、又はMO8抵抗として
形成される。
14〜17は相補型MO5)ランジスタによるアナログ
スイッチであり、19〜23の抵抗のうちの■個の分割
点を選択する。
スイッチであり、19〜23の抵抗のうちの■個の分割
点を選択する。
選択された電源電圧分割電圧が検出用電界効果トランジ
スタ2のゲートに供給される。
スタ2のゲートに供給される。
このように本考案は、多くの異なる抵抗値の外付抵抗を
選択して使用するという従来のやり方を、IC内部で実
現したものである。
選択して使用するという従来のやり方を、IC内部で実
現したものである。
今、外部より2bit2進符号の信号が入ったとする。
すると、その信号に対応した電源電圧分割用抵抗19〜
23の1つの分割点が選択される。
23の1つの分割点が選択される。
この様にして1.都合の良い分割電圧をトランジスタ2
のゲートに印加する事によって、検出電圧を都合の良い
値に近づける事ができる。
のゲートに印加する事によって、検出電圧を都合の良い
値に近づける事ができる。
今、4個の電圧分割点を選択するのに、2bitの2進
信号入力が必要だった。
信号入力が必要だった。
2°個のドレイン抵抗を選択するにはnbitあればよ
い。
い。
この様にして、2進数を利用して少ない数の入力で多く
の数の抵抗値を電子的に選択する事が出来、幅広く、か
つ精密な検出電圧の設定が可能となる。
の数の抵抗値を電子的に選択する事が出来、幅広く、か
つ精密な検出電圧の設定が可能となる。
第4図の回路は、2進信号で直接検出電圧制御箇所を制
御するものである。
御するものである。
その原理は、n箇所の検出電圧制御箇所を有する電池電
圧検出部を用い、それぞれの検出電圧の制御量、即ち変
化量は、最低変化量に対して 2”’ (m=1. 2.・・・・・・、n)の重み
をつけておき、n bit2進信号で直接に制御する
ものである。
圧検出部を用い、それぞれの検出電圧の制御量、即ち変
化量は、最低変化量に対して 2”’ (m=1. 2.・・・・・・、n)の重み
をつけておき、n bit2進信号で直接に制御する
ものである。
第4図は、2 bit 2進信号で制御している回路で
あり、検出用電界効果トランジスタ2のゲート電圧の変
化、及びドレイン抵抗3゜27によるドレイン抵抗値の
変化といった2つの検出電圧制御箇所を有している。
あり、検出用電界効果トランジスタ2のゲート電圧の変
化、及びドレイン抵抗3゜27によるドレイン抵抗値の
変化といった2つの検出電圧制御箇所を有している。
−例として、両者による検出電圧の変化量がそれぞれ+
80mV、 +40 mVとすれば、+40 mV、
+80 mV、 +180 mVの広い範囲で検出電圧
を調整できる。
80mV、 +40 mVとすれば、+40 mV、
+80 mV、 +180 mVの広い範囲で検出電圧
を調整できる。
また、第3図にみられた2進から2°進への変換器が不
要となり、又、検出電圧を変化させるための回路素子は
2n個からn個へと激減する。
要となり、又、検出電圧を変化させるための回路素子は
2n個からn個へと激減する。
以上の様に、入力信号のbit数が増えた時は、第4図
の方法を第3図の方法と併用する事により、回路面積が
大きく節約できる。
の方法を第3図の方法と併用する事により、回路面積が
大きく節約できる。
第5図は、R−2Rはしご形抵抗回路網を使って検出用
電界効果トランジスタのゲート電圧を制御し、従って検
出電圧の制御を行なう回路である。
電界効果トランジスタのゲート電圧を制御し、従って検
出電圧の制御を行なう回路である。
28はR−2Rはしご形抵抗回路網であり、31〜33
の相補形MOSインバータの出力によって制御される。
の相補形MOSインバータの出力によって制御される。
はしご形抵抗回路網で分圧された電源電圧は、2の検出
用電界効果トランジスタのゲートに加わる。
用電界効果トランジスタのゲートに加わる。
今、入力の2進信号が入ったとする。
するとその人力信号に対応して、はしご形抵抗回路網は
電源電圧を可変分圧する。
電源電圧を可変分圧する。
つまり、2進信号により検出用電界効果トランジスタの
ゲート電圧を制御し、従って検出電圧を制御する。
ゲート電圧を制御し、従って検出電圧を制御する。
28のR−2Rはしご形抵抗回路網は、デジタル・アナ
ログ変換用の代表的な回路であり、既によく知られてい
るので説明を省く。
ログ変換用の代表的な回路であり、既によく知られてい
るので説明を省く。
第5図の構成の特徴として、比較的少ない素子数で、制
御用信号のbit数を多く取れる事であり、幅広く、か
つ精密な検出電圧の制御が容易である。
御用信号のbit数を多く取れる事であり、幅広く、か
つ精密な検出電圧の制御が容易である。
また、はしご形抵抗回路網においては、各抵抗間の相対
精度のみ重要であるので、IC上に容易に集積できる。
精度のみ重要であるので、IC上に容易に集積できる。
−例として、イオン打込製造法を利用したモノリシック
抵抗によるはしご形抵抗回路網では、12bit長のも
のが報告されている。
抵抗によるはしご形抵抗回路網では、12bit長のも
のが報告されている。
これは電池電圧検出回路の検出電圧制御用としては充分
過ぎる値である。
過ぎる値である。
また、ここで使われたはしご形抵抗回路網以外にも、重
み抵抗回路網、抵抗分圧回路網、電流加算回路網、加算
演算回路、可変演算増幅等のデジタル・アナログ変換の
ための回路が利用できる。
み抵抗回路網、抵抗分圧回路網、電流加算回路網、加算
演算回路、可変演算増幅等のデジタル・アナログ変換の
ための回路が利用できる。
また本考案においては、2進信号により検出電圧の制御
を行なうのが最も効率が良いが、2進化10進信号、そ
の他によって制御してもよい。
を行なうのが最も効率が良いが、2進化10進信号、そ
の他によって制御してもよい。
また、説明図には示さなかったが、本考案は、電池電圧
検出回路が間欠的に動作するサンプリング検出方式にお
いても適用できる。
検出回路が間欠的に動作するサンプリング検出方式にお
いても適用できる。
また本考案は、将来実現するであろう検出電圧自動設定
回路、即ち、検出電圧を時計自身が調節し設定する回路
においても、大いに利用できる。
回路、即ち、検出電圧を時計自身が調節し設定する回路
においても、大いに利用できる。
本考案による2進信号により検出電圧を電子的に制御で
きる電池電圧検出回路を用いれば、2進カウンターの出
力で検出電圧を制御でき、検出電圧自動設定回路を実現
できる。
きる電池電圧検出回路を用いれば、2進カウンターの出
力で検出電圧を制御でき、検出電圧自動設定回路を実現
できる。
以上の様に、電子的に検出電圧が制御できる電池電圧検
出回路は、その応用範囲が広い。
出回路は、その応用範囲が広い。
以上、本考案の原理、本考案の具体化のためのいろいろ
な構成、および本考案の発展性について述べて来たが、
本考案による利点をまとめると、(1) 検出電圧の
調整が容易である。
な構成、および本考案の発展性について述べて来たが、
本考案による利点をまとめると、(1) 検出電圧の
調整が容易である。
外部端子を441”または°°0゛にするといった様に
電子的に検出電圧を制御でき、工夫によっては、ICの
単独で検出電圧が調整、設定できる。
電子的に検出電圧を制御でき、工夫によっては、ICの
単独で検出電圧が調整、設定できる。
(2)生産性に優れている。
外付部品を必要とせず、又、特別な素子、部品も必要と
しないから、全回路をICチップ上で実現できる。
しないから、全回路をICチップ上で実現できる。
(3)時計等の電子機器の小型化に有利。
外付部品を無くする事ができ、その代りに数本のICリ
ード線でよい。
ード線でよい。
以上の様に、本考案は電池電圧検出回路において検出電
圧の調整を簡略化し、生産性を向上させ、又、検出電圧
自動調節への発展性がある等、たいへん有益なものであ
る。
圧の調整を簡略化し、生産性を向上させ、又、検出電圧
自動調節への発展性がある等、たいへん有益なものであ
る。
第1図は、電界効果トランジスタのスレッショルド電圧
を利用した電池電圧検出回路の基本回路。 1・・・電源電池、2・・・エンハンスメント形P形電
界効果トランジスタ、3・・・ドレイン抵抗RD、E1
・・・電源電池電圧、E2・・・出力電圧。 第2図は、第1図の回路のスイッチング特性図。 4・・・E1=E2を示す点線、5・・・第1図の回路
のb対E2の特性曲線(スイッチング特性)。 第3図は、2°個の検出電圧制御素子(電源電圧分割抵
抗)を用いて電子的に2進信号で検出電圧を制御できる
電池電圧検出回路。 14〜17・・・相補形MO8によるアナログ・スイッ
チ、19〜23・・・電源電圧分割抵抗。 第4図は、複数の検出電圧調整箇所において検出電圧変
化量に29. 21.22、・・・・・・2°−1の重
みをつける事により、直接2進信号で検出電圧の制御を
行なう電池電圧検出回路。 24・・・インバータ、25.26・・・電源電圧分割
抵抗、27・・・並列付加ドレイン抵抗RD5゜第5図
は、2進信号で制御されるはしご形抵抗回路網を利用す
る事によって検出電圧の電子的な制御を行なう電池電圧
検出回路。 28・・・R−2Rはしご形抵抗回路網、29.30・
・・それぞれの抵抗値の比が1:2であるような抵抗、
31〜33・・・相補形MO5によるインバータ。
を利用した電池電圧検出回路の基本回路。 1・・・電源電池、2・・・エンハンスメント形P形電
界効果トランジスタ、3・・・ドレイン抵抗RD、E1
・・・電源電池電圧、E2・・・出力電圧。 第2図は、第1図の回路のスイッチング特性図。 4・・・E1=E2を示す点線、5・・・第1図の回路
のb対E2の特性曲線(スイッチング特性)。 第3図は、2°個の検出電圧制御素子(電源電圧分割抵
抗)を用いて電子的に2進信号で検出電圧を制御できる
電池電圧検出回路。 14〜17・・・相補形MO8によるアナログ・スイッ
チ、19〜23・・・電源電圧分割抵抗。 第4図は、複数の検出電圧調整箇所において検出電圧変
化量に29. 21.22、・・・・・・2°−1の重
みをつける事により、直接2進信号で検出電圧の制御を
行なう電池電圧検出回路。 24・・・インバータ、25.26・・・電源電圧分割
抵抗、27・・・並列付加ドレイン抵抗RD5゜第5図
は、2進信号で制御されるはしご形抵抗回路網を利用す
る事によって検出電圧の電子的な制御を行なう電池電圧
検出回路。 28・・・R−2Rはしご形抵抗回路網、29.30・
・・それぞれの抵抗値の比が1:2であるような抵抗、
31〜33・・・相補形MO5によるインバータ。
Claims (1)
- MOS )ランジスタのスレッショルド電圧を用いた電
圧検出手段、前記電圧検出手段によって検出される電圧
を制御する検出電圧制御回路、前記検出電圧制御回路に
よる制御量を入力する制御入力手段を同−ICチップ上
に形成してなり、前記検出電圧制御回路は、電源電圧を
分圧するように形成された複数のモノリシック抵抗と前
記複数の抵抗による分周比を決めるための複数のMOS
)ランジスタよりなり、前記複数の抵抗によって分圧
された電圧は前記電圧検出手段のMOS )ランジスタ
のゲート電極に印加され、前記複数のI’14O8)ラ
ンジスタは前記制御量入力手段によって入力された2進
信号に基づいて開閉されることを特徴とする電圧検出回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1982155587U JPS5914795Y2 (ja) | 1982-10-14 | 1982-10-14 | 電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1982155587U JPS5914795Y2 (ja) | 1982-10-14 | 1982-10-14 | 電圧検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5889879U JPS5889879U (ja) | 1983-06-17 |
JPS5914795Y2 true JPS5914795Y2 (ja) | 1984-05-01 |
Family
ID=29948159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1982155587U Expired JPS5914795Y2 (ja) | 1982-10-14 | 1982-10-14 | 電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5914795Y2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3322974A (en) * | 1966-03-14 | 1967-05-30 | Rca Corp | Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level |
US3628070A (en) * | 1970-04-22 | 1971-12-14 | Rca Corp | Voltage reference and voltage level sensing circuit |
JPS49109562U (ja) * | 1973-01-10 | 1974-09-19 |
-
1982
- 1982-10-14 JP JP1982155587U patent/JPS5914795Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5889879U (ja) | 1983-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
US4045793A (en) | Digital to analog converter | |
IL36757A (en) | Method and apparatus for digital to analog conversion | |
US4551709A (en) | Integrable digital/analog converter | |
KR100209098B1 (ko) | D/a 변환기 | |
JP2007500380A (ja) | 切り替え充電乗算器−除算器 | |
JPH0519848B2 (ja) | ||
US4888589A (en) | Digital-to-analog converter with diode control | |
JPS5914795Y2 (ja) | 電圧検出回路 | |
JPH0653757A (ja) | スイッチング可能な電流源回路 | |
JPH02185106A (ja) | 差動増幅器におけるオフセット電圧調整回路 | |
US4821036A (en) | Method of and apparatus for producing a digital indication of the time-integral of an electric current | |
US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
JPS628052B2 (ja) | ||
JPH04418B2 (ja) | ||
KR930005938Y1 (ko) | 통신용 샘플앤드 홀드 회로 | |
JPS5918511Y2 (ja) | デコ−ダ | |
JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
JPS60180220A (ja) | デジタル・アナログ変換器 | |
JPS6128423Y2 (ja) | ||
SU1372339A1 (ru) | Цифроуправл емый резистор | |
SU1406768A1 (ru) | Ключевой элемент | |
US4180806A (en) | Arrangement, in particular an analog-digital converter and method of operation thereof | |
JP2976447B2 (ja) | D/aコンバータ | |
JPS56126320A (en) | Electronic circuit |