JPS59134868A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59134868A JPS59134868A JP58009188A JP918883A JPS59134868A JP S59134868 A JPS59134868 A JP S59134868A JP 58009188 A JP58009188 A JP 58009188A JP 918883 A JP918883 A JP 918883A JP S59134868 A JPS59134868 A JP S59134868A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- oxide film
- impurity
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008961 swelling Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
プレーナ形の半導体装置のウェハプロセスにおいて例え
ば抵抗層として低不純物濃度の高抵抗層の第１領域を形
成し、配線を要するコンタクト部には接触抵抗を小さく
するため高不純物濃度の第２領域を形成する場合、従来
第１図に示すごとき主要な工程を必要とするのが普通で
あった。すなわち第１図において囚は酸化工程で例えば
Ｎ形半導体基板１に酸化膜２をつけＣＢ）のフォトエツ
チング工程で酸化膜２を一部除去、（Ｑは第１領域の高
抵抗Ｐ膨拡散層３を形成する拡散工程、（２）、（６）
は再び酸化工程とフォトエツチング工程により第２領域
となる部分をつくり、■の第２領域の低抵抗Ｐ膨拡散層
４を形成する拡散工程の以上６エ程である。
ば抵抗層として低不純物濃度の高抵抗層の第１領域を形
成し、配線を要するコンタクト部には接触抵抗を小さく
するため高不純物濃度の第２領域を形成する場合、従来
第１図に示すごとき主要な工程を必要とするのが普通で
あった。すなわち第１図において囚は酸化工程で例えば
Ｎ形半導体基板１に酸化膜２をつけＣＢ）のフォトエツ
チング工程で酸化膜２を一部除去、（Ｑは第１領域の高
抵抗Ｐ膨拡散層３を形成する拡散工程、（２）、（６）
は再び酸化工程とフォトエツチング工程により第２領域
となる部分をつくり、■の第２領域の低抵抗Ｐ膨拡散層
４を形成する拡散工程の以上６エ程である。
しかしながら以上の方法では第１領域３を形成した後、
第１図（２）の酸化を行うと酸化膜の形成による不純物
の吸い出し効果を生じ第１領域３の不純物濃度の変化に
伴う濃度のばらつきが大きくなるという欠点があった。
第１図（２）の酸化を行うと酸化膜の形成による不純物
の吸い出し効果を生じ第１領域３の不純物濃度の変化に
伴う濃度のばらつきが大きくなるという欠点があった。
本発明の目的は上述の欠点を除去し、不純物濃度のばら
つきの少ないプレーナ形半導体装置の製造方法を提供す
ることにある。
つきの少ないプレーナ形半導体装置の製造方法を提供す
ることにある。
第２図は本発明の実施例を示すもので第１図と同一符号
は同一名称を表わす。またＮ形基板１金用いて第１領域
３は高抵抗Ｐ膨拡散層とし第２領域４は低抵抗Ｐ膨拡散
層とすること、および（５）から（Ｑまでの工程は第１
図の場合と全く同様である。
は同一名称を表わす。またＮ形基板１金用いて第１領域
３は高抵抗Ｐ膨拡散層とし第２領域４は低抵抗Ｐ膨拡散
層とすること、および（５）から（Ｑまでの工程は第１
図の場合と全く同様である。
本発明が従来の方法と異なるのは第２図（６）工程で第
１図ＣＤ）工程の酸化膜づけの代りにフォトレジスト５
を塗布し第２領域となる以外の個所にマスクとじて用い
ることである。さらに第２図■工程では第２領域４の不
純物拡散を熱拡散ではなく、イオン注入により行い、フ
ォトレジスト５を除去して目的とする二つの不純物濃度
の異なる領域を有するウェハが得られる。フォトレジス
ト５は注入された不純物イオンを通さずマスクとしての
十分な効果をもっている。
１図ＣＤ）工程の酸化膜づけの代りにフォトレジスト５
を塗布し第２領域となる以外の個所にマスクとじて用い
ることである。さらに第２図■工程では第２領域４の不
純物拡散を熱拡散ではなく、イオン注入により行い、フ
ォトレジスト５を除去して目的とする二つの不純物濃度
の異なる領域を有するウェハが得られる。フォトレジス
ト５は注入された不純物イオンを通さずマスクとしての
十分な効果をもっている。
寸だ第３図は第２図の変形例を示したものであって、第
３図（５）〜（６）工程はそれぞれ第２図囚〜（６）工
程に対応したプロセスを表わしているが、第３図が第２
図と異なる点は二つの第１領域３を互に分離独立して形
成しその一方にのみ不純物イオンを注入し第２領域とし
たことである。この場合も前記と全く同様の手法を用い
て達成できる。
３図（５）〜（６）工程はそれぞれ第２図囚〜（６）工
程に対応したプロセスを表わしているが、第３図が第２
図と異なる点は二つの第１領域３を互に分離独立して形
成しその一方にのみ不純物イオンを注入し第２領域とし
たことである。この場合も前記と全く同様の手法を用い
て達成できる。
以上述べたように本発明によれば酸化膜でマスクする代
りに、フォトレジストをマスクとして用いているために
、酸化膜づけによる不純物の吸い出しがなくなり、不純
物濃度のばらつきが小さくなるばかりでなく、第２領域
形成に要する酸化工程と酸化膜エツチング工程が省略で
き一連の工程が短縮さ九る。しかも第２領域の不純物拡
散はイオン注入により行うので不純物濃度の制御が高精
度で可能でありウェハ内での不純物注入量にばらつきが
少なく再現性もよい。一方配線の点から見ても酸化膜に
生ずる段差を通って行われ、る配線の屈曲に起因する断
線の確率が少なく、信頼性の高い半導体装置が得られる
。
りに、フォトレジストをマスクとして用いているために
、酸化膜づけによる不純物の吸い出しがなくなり、不純
物濃度のばらつきが小さくなるばかりでなく、第２領域
形成に要する酸化工程と酸化膜エツチング工程が省略で
き一連の工程が短縮さ九る。しかも第２領域の不純物拡
散はイオン注入により行うので不純物濃度の制御が高精
度で可能でありウェハ内での不純物注入量にばらつきが
少なく再現性もよい。一方配線の点から見ても酸化膜に
生ずる段差を通って行われ、る配線の屈曲に起因する断
線の確率が少なく、信頼性の高い半導体装置が得られる
。
なお本発明の実施例を第２図と第３図に従って述べたが
両図におけるＮ形基板の代りにＰ形基板としてもよくＰ
形波散層はＮ形波散層であってもよいことは勿論である
。また本発明は二つの異なる不純物濃度領域を形成する
方法として説明したが三つ以上の異なる不純物濃度領域
を設ける場合にも本発明による方法を繰返し行うことに
より実現できるものである。
両図におけるＮ形基板の代りにＰ形基板としてもよくＰ
形波散層はＮ形波散層であってもよいことは勿論である
。また本発明は二つの異なる不純物濃度領域を形成する
方法として説明したが三つ以上の異なる不純物濃度領域
を設ける場合にも本発明による方法を繰返し行うことに
より実現できるものである。
第１図は、従来方法を工程を追って説明するための断面
図、第２図および第３図は、本発明のそれぞれ異なる実
施例を工程を追って説明するための断面図である。 Ｉ Ｎ形半導体基板、２ 酸化膜、３・・・高抵抗Ｐ形
波散層、４ 低抵抗Ｐ膨拡散層、５ フォトレジスト。 ？ ｆ 口 Ｔ ２ 図
図、第２図および第３図は、本発明のそれぞれ異なる実
施例を工程を追って説明するための断面図である。 Ｉ Ｎ形半導体基板、２ 酸化膜、３・・・高抵抗Ｐ形
波散層、４ 低抵抗Ｐ膨拡散層、５ フォトレジスト。 ？ ｆ 口 Ｔ ２ 図
Claims (1)
- １）半導体基板の一表面より不純物を導入してそれぞれ
相異なる導電形を有する二つの領域を設ける半導体装置
の製造方法において、第１の領域は窓あけした酸化膜を
設けて全領域に熱拡散して不純物を導入し、次いで第２
の領域は前記第１の領域にフォトレジスト膜をマスクと
してイオン注入により不純物を導入してそれぞれ形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009188A JPS59134868A (ja) | 1983-01-21 | 1983-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009188A JPS59134868A (ja) | 1983-01-21 | 1983-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59134868A true JPS59134868A (ja) | 1984-08-02 |
Family
ID=11713547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009188A Pending JPS59134868A (ja) | 1983-01-21 | 1983-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59134868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154748B2 (en) | 2003-02-20 | 2006-12-26 | Fujitsu Limited | Cooling structure of electronic equipment and information processing equipment using the cooling structure |
| JP4861530B1 (ja) * | 2011-08-18 | 2012-01-25 | 忍 日高 | 分別コインケース |
-
1983
- 1983-01-21 JP JP58009188A patent/JPS59134868A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154748B2 (en) | 2003-02-20 | 2006-12-26 | Fujitsu Limited | Cooling structure of electronic equipment and information processing equipment using the cooling structure |
| JP4861530B1 (ja) * | 2011-08-18 | 2012-01-25 | 忍 日高 | 分別コインケース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62156869A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| JPS6123665B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPH0254539A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPH0399434A (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS6341073A (ja) | 半導体装置の製造方法 | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPS61100963A (ja) | 半導体装置の製造方法 | |
| JPS60257170A (ja) | 半導体装置の製造方法 | |
| JPH02281732A (ja) | 半導体装置の製造方法 | |
| JPS61202464A (ja) | 半導体装置の製造方法 | |
| JPH05343422A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS59208780A (ja) | トランジスタの製造方法 | |
| JPS59960A (ja) | 半導体装置およびその製造方法 | |
| JPS59184564A (ja) | 半導体集積回路の製造方法 |