JPS6220711B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置特にベース電極とエミツ
タ電極との間隔を極端に短くして抵抗を減少させ
たバイポーラトランジスタの製造方法に関する。

バイポーラトランジスタのベース抵抗は集積度
を上げるべくパターンを微細化する程大きくなる
傾向にあり、一方ベース抵抗はトランジスタ動作
速度を制限するからかゝる点では小さいのが望ま
しい。本発明はエミツタ領域の可及的近傍におい
てかつベース領域の全面に亘つてベース電極が被
着するようにし、かつ各種パターニングをセルフ
アラインで実行可能なようにし、こうしてベース
抵抗が極めて小さい高集積化可能バイポーラトラ
ンジスタを提供しようとするものである。本発明
の半導体装置の製造方法は半導体基板のフイール
ド領域に絶縁膜を、また活性領域にベース拡散を
行ない、該基板上に不純物ドープの多結晶シリコ
ンを、またその上に絶縁膜を被着し、かつパター
ニングしたフオトレジスト膜を用いてこれらを選
択エツチングしてエミツタ形成領域上に位置する
順テーパ状の多結晶シリコンおよび絶縁膜部分を
残し、次いでベース電極となる多結晶シリコンの
蒸着を行ない、その後前記フオトレジスト膜を除
去して該膜上の多結晶シリコン層をリフトオフ
し、かゝる状態で、全面に絶縁膜を被着しまたイ
オン打込みを行ないかつ熱処理して前記不純物ド
ープの多結晶シリコンを不純物源とするエミツタ
拡散を行ない、次に前記イオン打込みした絶縁物
のエツチングを行なつて前記エミツタ領域上の順
テーパ状の多結晶シリコンの周囲の絶縁膜のみを
残し、またマスクを使用して該エツチングで露出
した前記ベース電極となる多結晶シリコンのパタ
ーニングを行ない、次いで白金を被着し、かつ熱
処理し、次いで白金のエツチングを行なつて白金
シリサイドとなつた前記多結晶シリコン上の白金
を残して前記絶縁膜上の白金膜を除去することを
特徴とするが、次に図面を参照しながらこれを詳
細に説明する。

本発明では先ず第１図ａに示すようにｎ型シリ
コン半導体基板１０にアイソプレーナ等の方法に
より酸化膜１２を作り、該酸化膜で囲まれた活性
領域に基板と反対の導電型本例ではｐ型の不純物
を拡散してベース電極１４を作る。このｎ型シリ
コン基板１０はバイポーラトランジスタのコレク
タ領域となる。次にｂに示すようにｎ型不純物の
ヒ素（As）またはリン（Ｐ）をドープされた
3000〜4000Åの厚みの多結晶シリコン層１６を被
着し、その表面にCVD法により1000Å程度の厚
みの二酸化シリコン膜１８を被着し、更にその上
にフオトレジストを塗布しかつパターニングして
エミツタ形成位置に対応する部分に被着したレジ
スト膜２０を作る。このレジスト膜２０をマスク
にして二酸化シリコンおよび多結晶シリコンのエ
ツチングを行ない、第１図ｃに示す状態にする。
この状態で多結晶シリコンの蒸着を行なうと、第
１図ｄに示す如くなる。２２ａ〜２２ｃが該蒸着
により形成された多結晶シリコン膜である。次い
でｐ型不純物のほう素などを全面にイオン打込み
し、多結晶シリコン膜の導電性を高める。この多
結晶シリコン膜２２ａ，２２ｃはベース電極とな
るものであり、蒸着時にすでにｐ型不純物がドー
プされているなら上記イオン打込みは不要であ
る。その後硫酸ボイル又はプラズマアツシヤーに
よりレジスト膜２０を除去すると、その上の多結
晶シリコン膜２２ｂはリフトオフ法の原理で除去
され、第１図ｅに示すように多結晶シリコン膜２
２ａ，２２ｃが残る。この状態でCVD法により
二酸化シリコンを成長させ、二酸化シリコン層２
４を形成する。CVD法による二酸化シリコンの
成長では、蒸着法と異なり、二酸化シリコンは先
細の多結晶シリコン１６の上に庇状に突出してい
る二酸化シリコン膜１８の下部のくぼみにも侵入
し、全体を完全に包む状態となる。この状態で
900〜1000℃の温度で熱処理し、ｎ型不純物を含
む多結晶シリコン１６から該ｎ型不純物をベース
領域１４へ拡散させ、エミツタ領域２６を作る。
このときｐ型不純物ドープの多結晶シリコン層２
２ａ，２２ｃからベース領域１４への不純物拡散
があるが、これは該ベース領域の不純物濃度を高
めるだけであり、支障はない。更に再びほう素の
イオン打込みを行ない、表面の二酸化シリコン膜
２４をエツチングされやすくする。しかし二酸化
シリコン膜１８の蔭になつた二酸化シリコン膜２
４部分（２４ａで示す）は該膜１８で遮蔽される
からイオン打込みは行なわれず、エツチング特性
に変化はない。この状態でフツ酸などのエツチン
グ液で二酸化シリコンのエツチングを行なうと第
１図ｆに示すようにイオン打込みされた二酸化シ
リコン膜部分２４，１８は除去され、くぼみに入
つた二酸化シリコン膜部分２４ａが残る。次いで
マスクを使用してエツチングを行ない、多結晶シ
リコン２２ａ，２２ｂのうち余分の部分を除去す
る。然るのち白金（Pt）をスパツタし、その後熱
処理する。この熱処理で、多結晶シリコン２２
ａ，２２ｃ，１６上に被着した白金はシリコンと
反応して白金シリサイドを作り、一方、二酸化シ
リコン２４ａ上に被着した白金はそのまゝにとど
まる。そこで白金に対するエツチングを行なうと
第１図ｇに示すように白金シリサイド膜２８ａ，
２８ｂ，２８ｃは残るが、二酸化シリコン２４ａ
上の白金は除去される。

第２図ａは第１図ｇの状態の素子つまりバイポ
ーラトランジスタを上から見た状態を示す。ベー
ス領域１４の周囲は厚い酸化膜１２が囲んでお
り、このベース領域に２叉状のベース電極２２
ａ，２２ｃが取付けられている。ベース電極２２
ａ，２２ｃは図面下方で１つになつて引出されて
おり（第１図ｆで説明した多結晶シリコン膜２２
ａ，２２ｃの不要部分の除去とは、該２叉状多結
晶シリコン膜の主として外側部分を除去するため
のもの）、そしてその２叉状部分の中に密嵌状態
でエミツタ電極２６ｂが入り込んでいる。第２図
ｂは第１図ｇの要部のみを示したものであるが、
この第２図ａ，ｂを見れば明らかなようにベース
電極２２ａ，２２ｃはベース領域１４のエミツタ
領域２６を除くほヾ全表面にオーム接触してお
り、従つてベース抵抗は極めて小になる。従来の
バイポーラトランジスタのベース電極配線は第３
図に示すようにその多結晶シリコン電極２２部分
がベースコンタクト窓１４ａにおいてベース領域
１４とオーム接触するに過ぎず、該電極２２を引
出線としてアルミニウムのベース配線が酸化膜１
２上において該電極２２と接続することによりベ
ース電極配線が完成する形式であるので、ベース
領域内での抵抗、電極２２部分の抵抗、電極２２
とベース領域１４との接触部の抵抗等、多くの抵
抗が入ることになる。

また本発明の製造工程はベース電極配線、エミ
ツタ電極配線、酸化膜２４ａの形成、白金膜のパ
ターニングなど多くの工程がセルフアラインで行
なわれ、従つて高集積度微細パターンの形成が可
能である。

以上説明したように本発明によればベース抵抗
の小さい、微細パターンの高集積度化可能バイポ
ーラトランジスタが得られ、LSI用素子などに好
適である。

なお実施例ではｎ型基板使用の場合を例に挙げ
たが、勿論ｐ，ｎ導電型はこの逆にしてもよい。

【図面の簡単な説明】

第１図ａ〜ｇは本発明の製造方法の１実施例を
示す工程図、第２図ａ，ｂは本発明によるトラン
ジスタベース部の平面図および断面図、第３図は
従来のトランジスタのベース部の概平面図および
断面図である。 図面で１０は半導体基板、１２はフイールド絶
縁膜、１４はベース領域、１６は不純物ドープの
多結晶シリコン層、１８は絶縁膜、２０はフオト
レジスト膜、２２ａ，２２ｃはベース電極となる
多結晶シリコン層、２４は絶縁膜、２６はエミツ
タ領域、２８ａ〜２８ｃは白金シリサイド層であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板のフイールド領域に絶縁膜を、ま
   た活性領域にベース拡散を行ない、 該基板上に不純物ドープの多結晶シリコンを、
   またその上に絶縁膜を被着し、かつパターニング
   したフオトレジスト膜を用いてこれらを選択エツ
   チングしてエミツタ形成領域上に位置する順テー
   パ状の多結晶シリコンおよび絶縁膜部分を残し、 次いでベース電極となる多結晶シリコンの蒸着
   を行ない、その後前記フオトレジスト膜を除去し
   て該膜上の多結晶シリコン層をリフトオフし、
   かゝる状態で、全面に絶縁膜を被着しまたイオン
   打込みを行ないかつ熱処理して前記不純物ドープ
   の多結晶シリコンを不純物源とするエミツタ拡散
   を行ない、 次に前記イオン打込みした絶縁物のエツチング
   を行なつて前記エミツタ領域上の順テーパ状の多
   結晶シリコンの周囲の絶縁膜のみを残し、またマ
   スクを使用して該エツチングで露出した前記ベー
   ス電極となる多結晶シリコンのパターニングを行
   ない、 次いで白金を被着し、熱処理を行なつて前記多
   結晶シリコン上の白金を白金シリサイドとし、次
   いで前記白金シリサイドを残して前記絶縁膜上の
   白金を除去することを特徴とする半導体装置の製
   造方法。