JPS59132070A

JPS59132070A - アレイ演算用デ−タ処理装置

Info

Publication number: JPS59132070A
Application number: JP58006082A
Authority: JP
Inventors: Takahide Oogami; 貴英大上; Nobuyuki Iijima; 飯島　信幸; Teijiro Sakamoto; 坂本　禎治郎; Toshiyuki Hirai; 俊之平井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-01-18
Filing date: 1983-01-18
Publication date: 1984-07-30
Also published as: US4825359A; JPH036545B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、高速にアレイ演算を行なうためのデータ処理
装置に関するものであり、更に具体的には、データおよ
びフ゛ログラムを６己憶するグローバル・メモリ・ユニ
ット、プログラムを実行し、アレイ演算の制御等を行な
うコントロール・プロセッサ・ユニット、アレイ演算を
実行するアレイ・プロセッサ・ユニットおよび゛外部の
入出力装置とのインターフェースである外部インターフ
ェース・ユニットとを有し、これらの機能ユニットがデ
ータ・バスおよび制御バスによって接続されたデータ処
理装置に関するものである。

〔従来技術〕

一般に、科学技術計算においてアレイ演算の占める割り
合いは高く、これを汎用計算機で処理すると時間がかか
り過ぎることから、アレイ演算を専用に行なうデータ処
理装置が種々考案され、そのうちのいくつかは実用化さ
れてきた。このようなアレイ演算用のデータ処理装置に
は、下に示すようないくつかの形式に分類される。

Ａ、　　ＦＦＴプロセッサのように、アレイ演算でも特
定の種類の演算のみの高速化を図った専用のプロセッサ
。

Ｂ、汎用計算機にその入出力インターフェースを介して
接続され、一般の科学技術計算におけるアレイ演算を汎
用計算機よりも高速に実行するアレイ・プロセッサ。

Ｃ０汎用計算機の中央処理装置を共有し、アレイ演算専
用の機能を付加した内蔵アレイ・プロセッサ。

Ｄ、超高速に科学技術計算におけるアレイ演算を処理す
るスーパーコンピュータ。

上記のうち、Ａの形式の専用プロセッサにおいては、そ
の構成はある特定の処理に向いたものとなっており、限
られた種類の演算を対象としている。このため、対象と
している演算の処理は高速に行なえるが、対象外の演算
は全く行なえないか。

あるいは行なえるとしても非常に低速の処理となυ、処
理の柔軟性に欠けるという欠点があった。

また、上記Ｂの形式のアレイ・プロセッサでは。

処理の柔軟性はあるが、特定の処理を考えたとき。

汎用計算機に比べて処理性能は改善されるものの。

専用プロセッサが必要な分野に適用できるほどの処理性
能は有していないという欠点があった。また、汎用計算
機の入出力装置の１つとして接続されているため、ある
１つの演算から他の演算に処理が移るときには入出力の
オーバーヘッドが太きいという欠点もあった。

さらに、上記Ｃの形式の内蔵アレイ・プロセッサでは、
処理の柔軟性は汎用計算機の中央処理装置を共有してい
るため充分にあるが、その反面。

処理性能は上記Ｂの形式のアレイ・プロセッサはどは改
善されないという欠点があった。

上記りの形式のスーパーコンピュータでは、大規模科学
技術計算を指向しており、処理は非常に高速に行なえる
。一般に、スーパーコンピュータでは取り扱えるデータ
幅も広く精度良く計算が行寿えるようになっている。し
かし、構成は大規模であり、精度をそれほど要求しない
応用に対しては、高価過ぎるという欠点があった。

以上のことより、＠記憶　−Ｄの形式のデータ処理装置
を次のような条件を要求する応用に対して用いることは
不適当である。

一科学技術計算、とくに、アレイ計算を主体とする。

一専用プロセッサとはゾ同等の高速な処理を行なう。

一演算の精度はそれほど要求しない。

−プログラムにより処理内容を動的に変更できる。

一処理内容の変更に伴うオーバーヘッドが小さい０〔発明の概要〕本発明は、このような市川に対して、高速でかつ柔軟性
ああるアレイ演算用データ処理装置を提供し、前述の従
来のアレイ演算用データ処理装置の欠点を補うためにな
されたもので、特許請求の範囲に記載したように構成し
たことを特徴とするものである。

実施例第１図は１本発明に従うアレイ演算用データ処理装置全
体の概略を示すものである。図中。

（１ｏｏ）、　（２ｏｏ）、　（ｓｏｏ）、　（４０Ｃ
）、　（５００）は機能ユニットを示し、　（１０）、
　（２０）、　（３０）は複数めバスの束（以後、これ
をバンドルと呼ぶ）を示す。

第１図において、大欧のデータ（アレイ・データおよび
スカシ・データ）およびプログラムは大容最の記憶部を
持つグローバル・メモリ・ユニツ１−　（１００）に記
憶され、実行しようとするプログラムおよびこれに関係
したデータはメモリ・バンドル（１１）ヲ介して、コン
トロール・プロセッサ・ユニツｈ　（２００）内のロー
カル・プログラム・メモリ（２１０）に転送される。

第１図に示されているデータ処理装置に関するほとんど
全ての制御を、コントロール・プロセッサ・ユニツｌ−
（２００）が、その内部に持つローカル・プログラム・
メモリ（２１０）に格納されているプログラムを、同じ
くその内部にあるプログラム実行ユニツ）　（２２０）
で実行することによって行なう。コントロール・プロセ
ッサ・ユニットは。

ローカル・プログラム・メモリ（２１０）を主記憶とし
、プログラム実行ユニット（２２０）を中央処理装置と
する計算機と見なすことができる。Ｃ５従って。

コントロール・プロセッサ・ユニット（２００）でのプ
ログラムの実行は１通常、その内部で閉じた形で行なわ
れ、新しくプログラムが必要になった場合やプログラム
の実行結果をグローバルメモリ・　′ユニツ）　（１０
０）に格納する必要が生じた場合などニ限って、グロー
バル・メモリ・ユニッｈ　（ｉｏｏ）とコントロール・
プロセッサ・ユニッ）　（２００）トの間でデータ転送
が行なわれる。このことにより。

クローバル・メモリ・ユニッＩ＝（１００）へノ定常的
なデータ・アクセスをなくシ、他の機能ユニットがアク
セスする機会を増やしている。

コンドロールーフのプログラム実行ユニット（２２ｏ）は、ローカル・プ
ログラム・メモリ（２１０）とバンドル（４０）によっ
て接ｊ読され，これを介して命令のフェッチ、データの
読み出し，およびデータの書き込みが行なわれる。プロ
クラム実行ユニッｌ−　（２２０）は、本データ処理装
置に機械命令として定義されているマクロ命令を逐次実
行するもので，マイクロブロクラームによって，マクロ
命令の読み出し，、解読，データの読み出し，実行，実
行結果の書き込み等が制御される。

グローバル・メモリ・ユニット（１ｏｏ）に記憶されて
いる大量のアレイ・データを処理するのは。

メモリ・バンドルＧＯ＋に接続されたアレイ・プロセッ
サ・ユニット（３００）で、これは、ローカル・データ
・メモリ（３１０）とアレイ演算実行ユニット（３２０
）とから構成される。処理するアレイ・データは，まス
，グローバル・メモリ・ユ゛ニット（ｉｏｏ）よりロー
カル・データ・メモリ（３１　Ｃｌ　）に転送され。

この後，アレイ演算実行ユニツｌ−　（３２０）にロー
カル・データ・メモリ（３１０）から取り出されたデー
タが供給され，処理された後，結果をローカル・データ
・メモリ（３１０）に返す。ローカル・データ・メモリ
（３１０）とアレイ演算実行ユニット（３２０）との間
で，バンドル（５０）を介してデータの授受を行ないな
がら，必要な回数だけ，この処理サイクルを繰り返す。

最終的な結果がローカル・データ・メモリ（３　１０　
）に格納された後，これよりグローバル・データ・メモ
ＩＪ（１００）に転送される。

機能ユニット（４００　）は外部インターフェース・ユ
ニットで，これと入出カバンドル（３０）を介し−て接
続される例えばディスグレイ装置および実時間信号入力
装置等の入出力装置（５００ａ）　、　（ｓｏｏｂ）と
グローバル・メモリ・ユニツＢ１ｏ’ｏ）との間でのデ
ータ転送を制御する。

コントロール・プロセッサ・ユニット（２００］’！　
。

データ処理装置全体の制御を行なうために，制御バンド
ル（２０）を介して，アレイ・プロセッサ・ユニット（
３００）　、グローバル・メモリ・ユニット（１００）
、外部インターフェース・ユニット（４００）に対し制
御データを送出したり，あるいはＣれらの機能ユニット
の状態に関するデータを読み込んだりする。アレイ・プ
ロセッサ・ユニツｌ−　（３００）に対するアレイ演算
の制御あるいは外部インターフェース・ユニツｌ−　（
４００）に対する入出力データの転送制御はこの制御バ
ンドル（２旬を用いて行なわれる。

次忙，アレイ演算実行ユニツ）　（３２０）の構成を第
２図に示す。図中，　（３３０）　、　（３＋１ａ）〜
（３３１ｃ）　。

（３３２ａ）　〜（３３２ｆ）　、　（３３３ａ）　〜
（３３３ｇ）　、（３３４ａ）　〜（３３４ｄ）、　（
３３ｓ）　、　（３３６ａ）　〜（３３６ｂ）は演算器
，　（３４０）　、　（３４１）、　（３４２）はデー
タ・バンドルを示す。

演算器は，コントロール・プロセッサ・ユニット・イン
ターフェース（３３０）　、ローカル・データ・メモリ
・入力インターフェース（３５１ａ）〜（３３１ｃ）　
。

算術論理演算器（３３２ａ）　〜（３３２ｆ）　、遅延
器（３３３ａ）　〜（３３３ｇ）　、乗算器（３５４１
１）　〜（＋３４ｄ）　’，シフタ（３３５）　。

ローカル・データ・メモリ・出力インターフェース（３
３６ａ）　、　（３３６ｄ）から成り．これらの演算器
の入出力はそれぞれ第２図に示すようにデータ・バンド
ルに接続されている。

通常，ローカル・データ・メモリ（ろ１０）から読み出
されるデータを，ローカル・データ・メモリ・入力イン
ターフェース（３３１ａ）〜（３３１ｃ）を介して各種
の演算器に送られ′，演算結果はローカル・データ・メ
モリ・出力インターフェース（５３６ａ）〜（３５６ｂ
）　’ｓ：介してロール・データ・メモリ（３１０）に
格納される。データ・バンドル（３４０）　、　（３４
１）　、　（３４２）は複数のデータ・バスから成って
いるため、演算器間のデータ転送は複数同時に行える。

ローカル・データ・メモリ・入力インターフェース（３
３１ａ）〜（３３１Ｃ）を介して入力されたデータに対
してどのような演算が行なわれるかは各演算器の入力デ
ータ選択および昏データ・バンドルのデータ選択に依存
するもので、アレイ演算の種類に応じて任意に決定でき
るようになっている。

各演算器はそれぞれ入力データ選択回路に接続される演
算回路、演算回路の結果を保持するレジスタおよびレジ
スタに保持されたデータ乞データ・バンドルに出力する
選択回路から構成される。

演算回路の一例として、第２図に示す算術論理演算器（
３３２ａ）の構成を第３図に示す。図中（３４０ａ）〜
（３４０ｄ）はデータ・バンドル（３４０）　’ｇ構成
するデータ・バス、　（３５０ａ）　、　（３５０ｂ）
は入力データ選択回路、　（３５１）は算術論理演算回
路、　（３５２）は演算結果を保持するレジスタ、　（
ｓｓｓ）ｖ４出力データ選択回路、　（３４１ａ）　、
　（３４１ｂ）はデータ・バンドル（６４１）の一部を
なすデータ・ノ（スである。

１つの演算器と他の演算器とがデータ・）（スで接続さ
れているとき、演算器のレジスタに保持されたデータが
他の演算器の入力となり、演算回路を通って結果がレジ
スタに保持されるような）くスができる。第２図に示さ
れたアレイ演算実行ユニットは、このようなレジスタか
らレジスタまでのバスをデータが１サイクルで通るよう
に考慮されている。即ち、アレイ演算実行ユニット（３
２０）では、１サイクル毎に１つの演算が演算器で行な
われる。全て゛の演算器のレジスタは同期して動作する
ようになっており、１サイクルごとにローカル・データ
・メモリ・入力インターフェース（３３１ａ）〜（３３
１ｃ）からデータが入力されれば、１サイクルごとにロ
ーカル・データ・メモリ・出力インターフェース（３３
６ａ）〜（３３６ｂ）から演算結果が出力される。

従って、演算のパイプライン処理が可能となる。

演算のパイプライン処理の例として、第４図に示すＦＦ
Ｔ　（高速フーリエ変換）にお（・てよく用（・られる
バタフライ演算を考える。第４図に示す〕くタフライ演
算は２次の式を図式化したものである。

ここで、Ｗは回転因子を示し、Ｐ、Ｑ、Ｗ、Ｐ、Ｑ′　
　は全て複素数（実数部および虚数部はそれぞれ整数）
である。

バタフライ演算を行なうために、アレイ演算実行ユニツ
）　（３２０）乞構成した様子を第５図に示す。

図中、　（３３１ａ）〜（３３１ｃ）　、　（３３２ａ
）〜（３３２ｆ）　、　（３３３ａ）　。

（３３３ｃ）　〜（３３３ｄ）　、　（３３４ａ）〜（
３５４ｄ）　、　（３３６ａ）　、　（３３６ｂ）は第
２図に示したものと同じ演算器２示し、　（３４０ａ）
〜（３４０ｄ）はデータ・バンドル（３４０）のｆ−ト
バス、　（３４１ａ）〜（３４１ｉ）はデータ・バンド
ル（３４１）のデータ・バス、　（３４２ａ）〜（３４
２ｃ）はデータ・バンドル（５４２）のデータ・バスを
示す。

第５図で示されているバタフライ演算は９式（１）とは
少し異なり、データ長が短かいために生じる可能性のあ
るオーバーフローを避けろため１式（２）に示すような
演算となっている。

ここで、第５図の構成を説明するため、以下のことを仮
定する。

■データ長：１ワードＹ２ｎビットとする。

■実数データ＝ｎビット（半ワード）又ハス０ビツト（
１ワード）ただし、「実数」とは「複素数」に対する言葉で、実際
には符号付きの整数。

■複素数テーク：実数部ｎビット（半ワード）。

虚数部ｎビット（半ワード）複素数、Ｘ　＝’Ｒ６（Ｘ）　＋　ｊ工ｍ−（Ｘ）に対
し、実数部Ｒｅ（Ｘ）も虚数部Ｉｍ　（Ｘ）もともにｎ
ビット（半ワード）の符号付き整数で表わされ、１ワー
ドに、Ｒθ（Ｘ）と工ｍ　（Ｘ）がパックされており、
この１ワードで１つの複素数を表わすものとする。

■演算器のデータ幅＝ｎビット（半ワード）×２又は２
０ビツト（１ワード）×１乗算器を除く全ての演算器は、全ワード・モードと半ワ
ード・モードがあり、全ワード・モードにおいては、　
２ｎビツト（１ワード）のデータ幅で演算を行ない、半
ワード・モードでは、　２ｎビツトの１つの演算器が２
つのｎビットの演算器に分割され、各々独立に演算でき
るものとする。ただし２乗算器はモードの区別なくｎビ
ットのオペランドの乗算を行ない、結果１７２ｎ　　ビ
ットで表わすものとする。

■データ・バス二〇ビット（半ワード）×２１つのデー
タ・バスは２ｎビツトから成るが、演算器の出力レジス
タからデータ・バスへのデータ出力の選択はｎビット単
位で可能とする。

以上のことを仮定して、第５図に示される各演算器にお
ける演算を以下に示す。ただし、〈Ｆ〉は全ワード・モ
ードでの演算を示し、くＨ〉は半ワード・モードでの演
算を示す。

−ローカル・データ・メモリ・入力インターフェース（
５３１ａ）　　　　　　　　　＜Ｈ＞データＰ　＝　Ｒ
６（Ｐ）十ｊ工ｍ　ｆＰ）を入力する。

−ローカル・データ・メモリ・入力インターフェース（
６３１ｂ）　　　　　　　　　＜Ｈ＞データＱ　＝　Ｒ
ｅ　（Ｑ）　＋　、ＩＩｍ　（Ｑ）を入力−する。

−ローカル・データ・メモリ・入力インターフェース（
３３１Ｃ）　　　　　　　　　＜Ｈ＞データＷ＝＝Ｒθ
（Ｗ）十ｊＩｍ倣）を入力する。

−算術論理演算器（３３２ａ）　　　　＜Ｈ＞Ｘ　＝？
　Ｒ６（Ｐ）　十；）　、工ｍ　（Ｐ）−算術論理演算
器（３３２ｂ）ｙ　＝−７Ｒｅ　（Ｑ）＋　ｊ÷工ｍ　（にＬ）−遅延
器（３３３ａ）　　　　　　　　＜Ｈ＞Ｚ　＝　Ｗ　＝
　Ｒ６（Ｗ）　＋　ｊＩｍ（Ｗ）−乗算器（３３４ａ）Ｄｒｒ　＝　Ｒ６（Ｙ）　ｘ　Ｒｅ　（Ｚｌ−乗算器（
３３４ｂ）Ｄｒｉ　＝　ＲＥＪ　（Ｙ）　ＸＩｍ（Ｚ）−乗算器（
６３４ｃ）Ｄｉｒ＝　１ｍ　（ｙ）　ｘ　Ｒｅ　（ｚ）−乗算器（
３３４ｄ）Ｄｉｉ　＝Ｉｍ　ｊＹ）　ＸＩｍ（Ｚ）−遅延器（３３
３ｃ　）＜Ｈ＞０　＝Ｚ　＝Ｒｅ（Ｚ）＋　ｊＩｍ　（Ｚ）−算術論理
演算器（５５２Ｃ）＜Ｆ＞Ｂｒ　＝　Ｄｒｒ　＋　Ｄｉｉ −算術論理演算器（６３２ｄ）＜Ｆ〉Ｅｉ　＝　Ｄｒｉ　＋　Ｄｉｒ −遅延器（３３３（１）　　　　　　　　（Ｈ）Ｂ　＝
　Ｃ＝　Ｒｅ　（０）　＋　ｊＩｍ　（Ｃ）−算術論理
演算器（６６２θ）　　　〈Ｈ〉Ｆ’＝　（Ｒｅ（Ｂ）
十Ｅｒ／ｚｎｌ＋ｊ　（Ｉｍ（Ｂ）＋Ｅｉ／２”　１−
算術論理演算器（３３２ｆ）　　　　＜Ｈ＞Ｇｌ’　＝
　（Ｒｅ　（Ｂ）　　Ｅｒ／！Ω）十ｊ（１ｍ（Ｂ）　
−Ｆ：Ｖ′２ｎ　］以上のようなアレイ演算実行ユニッ
トは、演算の精度をあまり要求しない整数演算で充分な
応用にｌｉｄ］　ｔ、・ており、演算器の接続を動的に
変更することにより応用に合った柔軟な構成をとること
ができる。

第２図に示きれたアレイ・プロセッサ・ユニット（３０
り内のアレイ演算実行ユニン１−（３２りの構成と機能
の制御は１本発明の核心ヶなすものであり、これを以下
に述べる。

第１図において、アレイ・プロセッサ・ユニット＜３ｏ
ｏ）　ｕ、　制御バンドル（社）を介してコントロール
・プロセッサ・ユニット（２ｏりの制御ン受ける。

制御バンドル（２０１は、第６図に示されるように、コ
ントロール・プロセッサ・ユニット（２ｏｏ）内のプロ
クラム実行ユニット（２２ｏ）内のコントロール・：Ｉ
　マント・レジスタ（２２１）およびコントロール・デ
ータ・レジスタ（’２２２）に接続されたコントロール
・コマンド・バスＱυとコントロール・データ・バス（
２２）から構成てれる。

コントロール・コマンド・バスＱυハ、フログラム実行
ユニッ１−（２２りが他のユニットヲ制御する際に、ユ
ニットヲ識別するためのユニット番号と何をするかを示
すコマンドおよびデータ２送るためのもので、一方、コ
ントロール・データ・バスＱ２１は、プログラム実行ユ
ニット（２２りがら他のユニントヘ、あるいはその逆の
方向へデータ転送を行なうためのものである。

コントロール・コマンド・レジスタ（２２１）およびコ
ン１゛ロール・データ・レジスタ（２２２）に値を七ン
）・するのは、プログラム実行ユニソｌ−（２２０）で
実行訟れるマイクロ命令であり、また、コマンドおよび
データ等の送出およびデータの受は取りの制御もマイク
ロ命令が行なう。

以上のような制御バンドル■は、アレイ演算実行ユニソ
ｌ−（３２０）において、１つの演算器に対して、入力
データの選択と機能ヶ制御する制御モジュール、あるい
１屯１つのデータ・バスへの入力データを選択するため
に演算器の出刃？制御する制御モジュールに接続されて
いる。これを第７図に示す。

第７図（ａ）において、　　（３ＳＯａ）　、　　（３
６０ｂ）　、　（３６０ｃ）は制御％シ、＝ｔ、　−ル
４示、ｔ、、　　（３７０ａ）、（３７０ｂ）、（’＋
７０ｃ、は演算器又はデータ・バスン示す。１だ、第７
図（’ｂＪには、制御モジュール（５６０，）が制御デ
ータ・メモリ（３６１）、データ選択回路（３＜５２）
　、および制御レジスタ（３６りから構成でれ、制御レ
ジスタ（３６３）から制御信号が演算器又はテーク・メ
モＩＪ　（３７０）に送られることが示されている。

第７図（ｂ）において、演算器の入力データ選択および
機能の制御あるいはデータ・バスへの演算器出力の入力
選択制御を行なうため制御データが制御レジスタ（５６
５）に保持でれておシ、この制御データは１通常９種々
の制御データを保持している制御データ・メモリ（３６
１）から読み出湯れる。制御データ・メモリ（５６１）
のアドレスは制御バンドル四のコントロール・コマンド
・バス（２＋１　から与えられる。また、コントロール
・データ・バス（２２１がらのデータを直接制御レジス
タ（５６５）にセットできるようにデータ選択回路＋　
３６２　）が設けられている。

以上のエラな制御モジュールを設けることによ、シ、ア
レイ演算実行ユニットで行なわｎる演算のうち、頻繁に
行なわれる演算に対する制御データンあらかじめ制御デ
ータ・メモリ（３６１）に格納し７オｆｆｆｆ、　ｌ１
１ｍハンドル■のコントロール、コマンド・バスｅυを
介してアドレスを与えるタケテ。

このアドレスに記憶でれている制御データが読み出をれ
て制御レジスタにセントｌれる。また、制御データ・メ
モリ（３６りに格納されていない制御データがあれば、
制御バンドル■のコントロール。

データ・バス（２２ヲ用いて直接制御レジスタ（３６３
）に制御データを直接セットすることが可能である。

第８図に、第７図に示場扛だ制御モジュールを設ケたこ
とにより、コントロール・コマンド・バスに１つのアド
レス２与えれば、これに応じて。

全ての制御モジュール内の制御データ・メモリに格納さ
ｎている制御データが同時に読み出されそれぞれの制御
レジスタにセットセ汎ることを示す。

図中、　　（３１ａ、）、（３６１ｂつ、（３６１ｃ’
）　　はそれぞれ異なった制御モジュールの制御データ
・メモリを示し。

（３６３ａ）　、　（３６６ｂ）　、　（３６３ｃ、）
　はそれぞれの制御レジスタを示す。

第８図においては、コントロール・コマンド・ハス（２
ｇにＦＦＴ制御データ・アドレスが与えられると、全て
の制御データ・メモリの同一アドレスに格納埒れている
ＦＦＴ制御データが読み出をれで制御レジスタにセット
ジ詐ることケ示している。

このような機能ＫＬｐ、多くの演算器に対する多くの制
御データ乞制御レジスタにセットするのに要する時間ン
大幅に削減することが可能となる。

これはすなわち、アレイ演算実行ユニット内で各種のア
レイ演算火行なうのに適した構成ヶ動的につくるための
オーバーヘッド欠減少することにつながるものである。

次に１以上述べたようがアレイ演算実行ユニット（５２
りにおける演算器およびこれケ制御するための制御モジ
ュールの構成を効果的に用いることによシ、プログラム
の実行ン高速に行なえる例について述べる。

第９図に、ＦＦＴ（高速フーリエ変換）ン行なうプログ
ラムの一部乞示す。プログラムの意味は以下の通りであ
る。

第１００行　レジスタＲ３をＦＦＴのループ・カウンタ
に用いる。第８図の例ではループ乞４回行なう工うにＲ３に−４７０ −ドする。

、　　　　　　　　第１０１行：　ＦＦＴのループの先
頭で、レジスタＲＯニ、クローバル・メモリ・ユニットに格納埒れているデータの先頭アドレス乞ＳＡからロードする。

第１０２行゛レジスタＲ１にデータ・セラ１数ンＤＳＮ
からロードする。

第１０３行　レジスタＲ２にＦＦＴのサンプル点数３２
乞ロードする。

第１０４行：レジスタＲＱ　、　Ｒ１，Ｒ２にそれぞれ
格納てれた。データの先頭アドレス。

データ・セット数、およびサンプル点数装用いてＦＦＴを行なう。

第１０５行゛レジスタＲ４にデータ・セント数′ｆ！：
：ロードする〇第１０６行　レジスタＲ４の内容とレジスタＲ２の内容
７掛は合わせて、結果ｔレジスタＲ４（積の上位部分）とＲ５（積の下位部分）に入れ
る。これによって。

ＦＦＴ　Ｙ行なったデータ数を計算する。

第１０７行°第１０６行で計算した積の下位部分（レジ
スタＲｓ）乞データの先頭アドレス（レジスタＲＧ）に加える。これによって１次のＦＦＴのためのデータの先頭アドレス乞生成する。

第１０８行　第１０１行で計算した次のＦＦＴのための
データの先頭アドレス乞ＳＡに格納する。

第１０９行：ループカウンタであるレジスタＲ３に１加
える。

第１１０行　第１０９行での演算結果が０であればラベ
ルＮＥＸＴで示される第１１３行へ分岐し、そうでなけ
れば次の第１１１行へ移る。

第１１１行：第１０４行で実行路せたＦＦ’Ｔが終了し
たかどうかンチェックするもので。

終了していれば第１０１行のＬＯＯＰへ分岐し、そうで
なければ次の行へ移る。

第１１２行：無条件分岐で、ラベルＴＳＴＬで示される
第１１１行へ分岐する。

第９図で示されたプログラムでＦｉ、第１０４行のＣＭ
Ｆ命令（コール・マクロ機能命令〕でアレイ・プロセッ
サ・ユニットにおけるＦＦＴ演算が起動嘔扛る。ロード
命令ＬＤ　、　ＬＤ工、加算命令ＡＤＤ　、　ＡＤＤ］
乗算命令ＭＰＹ　、ストマ命令ＳＴ１条件分岐命令ＢＣ
Ｄテスｌ−命令’ｒＳＴ　ｆｌｊ：コントロール・プロ
セッサ・ユニツ１゛内でマイクロプログラムにより処理
てれる。

ＣＭＦ　命令！”ｉ、　　コントロール・プロセッサ・
ユニット内のマイクロプログラムが、アレイ演算実行ユ
ニット内における演算器間の接続制御および演算器の演
算選択制御などＣＭＦ命令で指定ａｎたアレイ演算ンア
レイ・プロセッサ・ユニツ；−で始める、のに必要な制
御を行ない、この後演算乞開始するようにアレイ・プロ
セッサ・ユニットン起動してその処理ｌ終了する。Ｏ’
ＭＰ命令に続く命令は、アレイ・プロセッサ・ユニット
内でのアレイ演算が終了する前に処理ン行なうことがで
き、コントロール・プロセッサ・ユニットとアレイ・プ
ロセッサ・ユニットとの並列処理が可節とｈる一ＣＭＦ
命令で起動さｆしたアレイ・プロセッサ・ユニ７＋−に
おけるアレイ演算が終了したか否かン検査するために、
第９図のプログラムにおける第１１１行のＴＳＴ命令（
テスト命令）が設けられている。

：、　　以上のように、　ＣＭ？命令というアレイ演算
欠制、　御する専用の機械命令を設けることにより、並
列処理を可能とし、処理速度の向上ケ図ることができる
。

なお１以上は特定の構成をもつアレイ演算用データ処理
装置について説明したが９本発明はこれに限らず特許請
求の範囲に明示坏れている項目ケ効果的に用いたアレイ
演算用データ処理装置であればどのようなものでもよい
。

〔発明の効果〕

以上のように１本発明に係るアレイ演算用データ処理装
置では、アレイ演算実行ユニット内の多数の演算器をア
レイ演算に合わせて動的に構成することができ、かつ、
制御！客演算器に対応をせて分散させたため処理内容の
変更に伴うオーバーヘッドヶ減少ζせることができ、従
って、精度はそれほど撰求しないが高速な処理を髪求す
るアレイ演算ケ主体とする科学技術計算の応用に対し処
理の高速性と柔軟性乞提供できる効果ｌ有する。

【図面の簡単な説明】

図はいずれもこの発明の実施例を示すもので。第１図・・アレイ演算用データ処理装置の構成２示す図
２第２図・・アレイ演算実行ユニットの構成２示す図。第３図・・・算術論理演算器フ示す図。第４図・・バタフライ演算アポす図。第５図・・・アレイ演算実行ユニット内の演算器の接続
２示す図。第６図・・制御バスのインターフェースを示す図。第１図・・制御モジュールの構成乞示す図。第８図・制御データ・メモリの読み出し乞示す図。第９図・・プログラム例ン示す図。図中、１０．２０　　バスの束（バンドル）、２１゜２
２・・バス、３０，４０，５０・・・バンドル、１００
・・・グローバル・メモリ・ユニット、　　２００・・
コントロール・プロセッサ・ユニツｌ−，２１０・・・
ローカル・プログラム・メモリ、２２０・・・プログラ
ム実行ユニット、　　２２１．　２２２・・ルジスタ、
３００・・・アレイ・フ。ロセツサ・ユニット、３１０・・：ローカル・チー　タ
・メモリ、３２０　　・アレイ演算実行ユニット、　　
３３０゜３３１ａ〜３３１ｃ、　　３３２ａ〜３３２ｆ
’、　　３３３ａ〜３３３ｇ、　３３４ａ〜３３４ｄ、
　　３３５．　３３６ａ〜３３６ｂ　’　　演算器、　
　３４０−＝バンドル、　　３４０ａ〜３４０ｄ・・・
ノくス、３４１・・・ノくンドル。３４１ａ〜３４１１　　・・バス、３４２・・・ノくン
ドル、　　３４２ａ〜３４２ｃ・・・バス、　　３５０
ａ〜３５０ｂ・・・データ選択回路。３５１　・・算術論理演算回路、３５２・・・レジスタ
、３５３・・データ選択回路、　　３６０．　３６０ａ
〜３６０Ｃ・・・制御モジュール、　　３６１．　３６
１ａ〜３６１Ｃ・・・メモリ、　　３６２−・データ選
択回路、　　３６３．　３６３ａ〜３６３ｃ　・＝レジ
スタ。３７０　、　３７０ａ　〜３γｏｃ　−演算器。なお図中、同一あるいは和尚部分には同−符号７付して
示しである。代理人　　葛　野　信　− 第３図第４図第５図３３６ａ　　　　　　３３６ｂ第６図第９図 ■ ＋００　　　Ｌｆ）Ｉ＋０１　ＬＯＯＰ　ｌ＋０２　　１＋０３　　　　　　　　　ＬＥＩ１１０４　　　ＣＭＦ１０５　　　　　　　　　ｕ）０６ＭＰＹ１０、：、　　　　　Ａｅｆ）＋０ａ　　　５ＴＩＯ？　　　ＡＤＤｌ１１０８ＣＬ）＋ＩＩ　ＴＳＴＬ　ＴＳＴ１１２　　６Ｃｆ）目Ｂ　　　ＮＥＸＴ　　１ｆ）１？３．　−４ＲＯｌＳＡＲ１，ｆ）ＳＩＪＲ２，３２ＦＦ丁Ｒ４，ＤＳｔ、ＪＲ４，Ｒ２ＲＯ，Ｒ５ＲＯ，５ＡＲ３，１ＺＥＦｉ’Ｑ、　　ＮＥＸＴＣＭＦＥＮＤ、　ＬＯＯＰＴＲＬＩＥ、　　ＴＳＴＬ尺０．　　ＮＳＡ

Claims

【特許請求の範囲】大量（Ｄ　７レイ・データ、スカシ・データ、およびプ
ログラムを記憶するためのグローバル・メモリ・ユニッ
トと。前記グローバル・メモリ・ユニットにデータ・バスを介
して接続され、実行プロクラムおよびこれに関係したデ
ータを記憶するためのローカル・プログラム・メモリお
よびプログラムを構成する機械命令に対応したマイクロ
プロクラムを記憶するためのマイクロプログラム・メモ
リを有し、前記ローカル・プログラム・メモリより順次
読み出される機械命令に対応してマイクログログラム・
メモリに記憶されたマイクロプログラムを実行すル手段
を有するコントロール・プロセッサ・ユニットと。前記グローバル・メモリ・ユニットにデータ・ハスを介
して接続され、かつ、前記コントロール・プロセッサ・
ユニットと制御バスを介して接続され、アレイ演算に用
いるアレイ・データを記憶するためのローカル・データ
・メモリを有し、アレイ演算を行なうための算術論理演
算器あるいは乗算器等の複数の演算器を有し、前記ロー
カッし・データ・メモリと演算器とがデータ・バスによ
り接続され、また、演算器と別の演算器との間もデータ
・バスにより接続され、前記コントロール・プロセッサ
・ユニットで実行された少なくとも１つのマイクロ命令
によって前記制御バスを介して制御されるアレイ演算を
実行する手段を有するアレイ・プロセッサ・ユニットと
。制御装置を介してディスプレイ装置および実時間信号入
力装置等の入出力装置およびホスト・プーロセツサとの
インターフェース装置を接続ｆき。前言口グローバル・メモリ・ユニットとデータ・バスを
介して接続され、また、前記コントロール・プロセッサ
・ユニットと制御バスを介して接続され、前ｄ己コント
ロール・）“ロセツサ・ユニ゛ントで実行された少なく
とも１つのマイクロ命令によつてデータの転送制御が行
なわれる外部インターフェース・ユニットと。を含むデータ処理装置において。ａ、前記アレイ・プロセッサ・ユニット内において−１
１つ又は複数の演算器および１つ又は複数のデータ・バ
スに対して各々専用の制御モジュールを設け。ｂ、前記制御モジュールを、これに対応した演算器ある
いはデータ・バスを制御する制御データを少なくとも１
つ記憶するための制御データ・メモリとこの制御データ
・メモリより読み出した制御データを保持するための制
御レジスタとから構成し。Ｃ１前記制御モジュールの中で、演算器に対する制御モ
ジュールにおいて、制御レジスタに格納された制御デー
タにより、演算器の入力データを演算器の入力に接続さ
れているデータ・バスから取り込む手段と、演算器で行
なわれる演算等の選択ができるような手段を設け。ｄ、前記制御モジュールの中で、データ・バスに対する
制御モジュールにおいて、制御レジスタに格納された制
御データにより、データ・バスに接続されている演算器
の出力のうちいずれの出力を当該データ・バスに出すか
を選択できるような手段を設け。ｅ、少なくとも１つの前記アレイ・プロ、セッサ・ユニ
ットにおけるアレイ演算を制御するための専用の機械命
令を設け。ｆ、前記アレイ演算制御用機械命令が前記コントロール
・プロセッサ・ユニットで実行されたとき。この機械命令に対応して実行されるマイクロ命令の少な
くとも１つが、前記アレイ・プロセッサ・ユニット内の
１つ又は複数の制御モジュールに対して同時に、アレイ
演算の種類を示すとともに当該制御モジュール内の制御
データ・メモリのアドレスをも示す１つのデータを、前
記コントロールプロセッサ・ユニットとアレイ・プロセ
ッサ・ユニットとの間の制御パスを介して送出すると、
当該制御モジュール内の制御データ・メモリより制御デ
ータが読み出され、制御レジスタに格納さ糺るような手
段を有し。ｇ、前記ｆｉのようにして、前記アレイ・プロセッサ・
ユニット内の各演算器が行なうべき演算と演算器とデー
タ・バスとの間の接続を全て決定した（＆１４ｆＪ記コ
ントロール・プロセラ」す・ユニット内で実行されたマ
イクロ命令によりアレイ演算を始めることができ、また
、アレイ演算の終了が前記アレイ・プロセッサ・ユニッ
トで検知されたとき。こレヲ前記コントロール・プロセッサ・ユニットに前記
制御バスを介して知らせることができる手段を有することを特徴とするアレイ演算用データ処理装置
。