JPS59104171A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59104171A JPS59104171A JP57214468A JP21446882A JPS59104171A JP S59104171 A JPS59104171 A JP S59104171A JP 57214468 A JP57214468 A JP 57214468A JP 21446882 A JP21446882 A JP 21446882A JP S59104171 A JPS59104171 A JP S59104171A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- semiconductor substrate
- field insulating
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特にＭＯ８型電界効果トランジス
タの集積装置（以下「ＭＯ８工Ｃ」と略記する）に関す
る。本発明の目的は、ＭＯ８工Ｃの、静電気や、定格以
上の高電圧による破壊に対する耐量を改善することにあ
る。
タの集積装置（以下「ＭＯ８工Ｃ」と略記する）に関す
る。本発明の目的は、ＭＯ８工Ｃの、静電気や、定格以
上の高電圧による破壊に対する耐量を改善することにあ
る。
ＭＯ８工Ｃの静電気等の過大サージによる破壊現象は、
その開発当初からの問題であったため、これまでに各種
の対策が提案され、改良の手が加えられてきた。ところ
が、現在の様にＭＯ８Ｏ２Ｏ３積密度が一段と高まると
、従来の対策をそのまま上記ＭＯＳ工Ｃに用いることは
、ＭＯ８型電界効果トランジスタのゲート絶縁膜以外の
絶縁皮膜（以下「フィールド絶縁膜」と呼ぶ）の静電気
破壊や、相補型絶縁ゲート半導体集積装置（以下「ａ−
ＭＯ８Ｏ２Ｏ３略す）内に必然的に存在してしまう、寄
生サイリスタのターンオン現象（以下「ラッチアップ現
象」と呼ぶ）を誘起する結果となる。
その開発当初からの問題であったため、これまでに各種
の対策が提案され、改良の手が加えられてきた。ところ
が、現在の様にＭＯ８Ｏ２Ｏ３積密度が一段と高まると
、従来の対策をそのまま上記ＭＯＳ工Ｃに用いることは
、ＭＯ８型電界効果トランジスタのゲート絶縁膜以外の
絶縁皮膜（以下「フィールド絶縁膜」と呼ぶ）の静電気
破壊や、相補型絶縁ゲート半導体集積装置（以下「ａ−
ＭＯ８Ｏ２Ｏ３略す）内に必然的に存在してしまう、寄
生サイリスタのターンオン現象（以下「ラッチアップ現
象」と呼ぶ）を誘起する結果となる。
本発明は、上記状況と、各種の静電気による破壊現象に
関する実験結果を検討しなされたものである。
関する実験結果を検討しなされたものである。
従来のＯ−Ｍ ＯＳ１０の入出力端子における代表的な
破壊保睦回路は、第１図に示す如く、ポンディングパッ
ド１に入った信号が、保護抵抗２゜クランプ保護ダイオ
ード３に電位を与えたのち、０−ＭＯ８Ｏ２Ｏ３力ゲー
ト４に伝えられる回路になっており、その保護抵抗２は
、第２図αに示す如＜、”型半導体１０１中に設けられ
たＰ型拡散層１０２によって形成されるか、第２図すに
示す如く、半導体基板１０１の表面上にフィールド絶縁
膜１０６を形成させ、次いでフィールド絶縁膜１０３上
に多結晶シリコン層１０５を設けることによって、上記
保護抵抗２が得られている。
破壊保睦回路は、第１図に示す如く、ポンディングパッ
ド１に入った信号が、保護抵抗２゜クランプ保護ダイオ
ード３に電位を与えたのち、０−ＭＯ８Ｏ２Ｏ３力ゲー
ト４に伝えられる回路になっており、その保護抵抗２は
、第２図αに示す如＜、”型半導体１０１中に設けられ
たＰ型拡散層１０２によって形成されるか、第２図すに
示す如く、半導体基板１０１の表面上にフィールド絶縁
膜１０６を形成させ、次いでフィールド絶縁膜１０３上
に多結晶シリコン層１０５を設けることによって、上記
保護抵抗２が得られている。
尚第２図において、１０４は、保護抵抗２とポンディン
グパッド１、あるいはクランプ保護ダイオードとを接続
するメタル配線層、１０６はフィールド絶縁皮膜である
。
グパッド１、あるいはクランプ保護ダイオードとを接続
するメタル配線層、１０６はフィールド絶縁皮膜である
。
この様な構造によって、静電気等の破壊耐量は向上して
きたが、上記でも説明した様に、ＭＯ９工Ｃが高集積化
されると、Ｐ型拡散層１０２による保護抵抗２の形成は
、０−Ｍ０８ＩＯ特有のラッチアップ現象を引き起し易
くするという欠点を有している。従って、保護抵抗とし
ては、多結晶シリコン層１０５を採用するのが望ましい
。しかるに、該多結晶シリコン層による高抵抗値の保護
抵抗を設けると、ポンディングパッド１に加わった静電
気等による過大電圧が、保護ダイオード３を通じて中和
されるに要する時間は長くなり、フィールド絶縁膜１０
３の破壊をもたらす。
きたが、上記でも説明した様に、ＭＯ９工Ｃが高集積化
されると、Ｐ型拡散層１０２による保護抵抗２の形成は
、０−Ｍ０８ＩＯ特有のラッチアップ現象を引き起し易
くするという欠点を有している。従って、保護抵抗とし
ては、多結晶シリコン層１０５を採用するのが望ましい
。しかるに、該多結晶シリコン層による高抵抗値の保護
抵抗を設けると、ポンディングパッド１に加わった静電
気等による過大電圧が、保護ダイオード３を通じて中和
されるに要する時間は長くなり、フィールド絶縁膜１０
３の破壊をもたらす。
従って、本発明は、第３図に示す如く、ポンディングパ
ッド１とクランプダイオード３とを接続する多結晶シリ
コン層１０５の直下の半導体基板１０１中に、該半導体
基板の導電型とは異なる導電型の拡散層を設け、過大入
力電圧によるフィールド絶縁膜１０３の破壊耐量を向上
させたものである。以下にその原理を説明する。
ッド１とクランプダイオード３とを接続する多結晶シリ
コン層１０５の直下の半導体基板１０１中に、該半導体
基板の導電型とは異なる導電型の拡散層を設け、過大入
力電圧によるフィールド絶縁膜１０３の破壊耐量を向上
させたものである。以下にその原理を説明する。
第４図は、Ｎ型半導体基板１０１に対し、ポンディング
パッド１が負になる様な静電気的パルス電圧が加わって
、フィールド絶縁膜１０３が破壊に至る場合の等価回路
図である。すなわち、ポンディングパッド１とＮ型半導
体基板１０１との間には、絶縁膜容量５と、Ｎ型半導体
基板１０１とＰ型拡散層１０７の間で形成される接合容
量６が直列に存在している。これに上記のパルス電圧が
加わると、該絶縁膜容量５に加わる電圧は、瞬間的には
、絶縁膜容量値０１と接合容量値Ｃ２との容量分割比０
２／（０１＋０２）に、上記ノぐルス電圧値を乗じた値
に相当する電圧となるため、絶縁膜１０３の破壊電圧は
、従来の接合容量６が存在しない場合と比べ、みかけ上
、上昇することになる。この結果、従来例えば、フィー
ルド絶縁膜厚がおよそ７０００にの場合、半導体基板に
対して４００〜５００ｖの負電圧が入力端子に加わると
、ポンディングパッド１からの接続用メタル配線層１０
４と多結晶シリコン層１０５とのコンタクト部１０８に
おいて、容易にフィールド絶縁膜が破壊したのに対し、
Ｐ型拡散層１０７を多結晶シリコン下に設けたものでは
、破壊電圧は６００〜７００ｖに改善された。また、こ
のＰ型拡散層１０７は、他の拡散層、メタル配線層とは
電気信号的に完全に独立しているため、該Ｐ型拡散層が
存在する由に、ラッチアップ現象が生じ易くなるという
不安は全くない。
パッド１が負になる様な静電気的パルス電圧が加わって
、フィールド絶縁膜１０３が破壊に至る場合の等価回路
図である。すなわち、ポンディングパッド１とＮ型半導
体基板１０１との間には、絶縁膜容量５と、Ｎ型半導体
基板１０１とＰ型拡散層１０７の間で形成される接合容
量６が直列に存在している。これに上記のパルス電圧が
加わると、該絶縁膜容量５に加わる電圧は、瞬間的には
、絶縁膜容量値０１と接合容量値Ｃ２との容量分割比０
２／（０１＋０２）に、上記ノぐルス電圧値を乗じた値
に相当する電圧となるため、絶縁膜１０３の破壊電圧は
、従来の接合容量６が存在しない場合と比べ、みかけ上
、上昇することになる。この結果、従来例えば、フィー
ルド絶縁膜厚がおよそ７０００にの場合、半導体基板に
対して４００〜５００ｖの負電圧が入力端子に加わると
、ポンディングパッド１からの接続用メタル配線層１０
４と多結晶シリコン層１０５とのコンタクト部１０８に
おいて、容易にフィールド絶縁膜が破壊したのに対し、
Ｐ型拡散層１０７を多結晶シリコン下に設けたものでは
、破壊電圧は６００〜７００ｖに改善された。また、こ
のＰ型拡散層１０７は、他の拡散層、メタル配線層とは
電気信号的に完全に独立しているため、該Ｐ型拡散層が
存在する由に、ラッチアップ現象が生じ易くなるという
不安は全くない。
以上述べた様に、本発明は、ＭＯＥＩＩＣの微細化を進
める上でフィールド絶縁膜厚を薄くする際遭遇する、定
格外の高電圧や、静電気によるフィールド絶縁膜の破壊
耐量を改善する上で十分な効果が発揮される。
める上でフィールド絶縁膜厚を薄くする際遭遇する、定
格外の高電圧や、静電気によるフィールド絶縁膜の破壊
耐量を改善する上で十分な効果が発揮される。
第１図は、従来の０−ＭＯ８工ａの入力端子における破
壊保護を示す回路図。第２図は従来の保護抵抗の構造を
説明するための断面図。第３図は本発明による破壊保護
機構を示す断面図。第４図はフィールド絶縁膜に静電気
的パルスが加わり絶縁膜破壊を起すことを説明するため
等価回路図である。 １０１・・・・・・Ｎ型半導体基板 １０３・・・・・・フィールド絶縁膜 １０５・・・・・・多結晶シリコン層 １０７・・・・・・Ｐ型拡散層 ５・・・・・・絶縁膜容量 ６・・・・・・接合容量
壊保護を示す回路図。第２図は従来の保護抵抗の構造を
説明するための断面図。第３図は本発明による破壊保護
機構を示す断面図。第４図はフィールド絶縁膜に静電気
的パルスが加わり絶縁膜破壊を起すことを説明するため
等価回路図である。 １０１・・・・・・Ｎ型半導体基板 １０３・・・・・・フィールド絶縁膜 １０５・・・・・・多結晶シリコン層 １０７・・・・・・Ｐ型拡散層 ５・・・・・・絶縁膜容量 ６・・・・・・接合容量
Claims (1)
- 半導体基板上に形成された、ＭＯ８型電界効果トランジ
スタの入出力端子と、クランプダイオードの如き破壊防
止用素子とが、該半導体基板表面に形成された絶縁皮膜
上に連続して設けられた、多結晶シリコン層で接続され
ている半導体装置において、該多結晶シリコン層の少な
くとも直下の前記半導体基板中に、該半導体基板の導電
型とは異なる導電型の拡散層を有することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214468A JPS59104171A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214468A JPS59104171A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104171A true JPS59104171A (ja) | 1984-06-15 |
| JPH0454978B2 JPH0454978B2 (ja) | 1992-09-01 |
Family
ID=16656217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57214468A Granted JPS59104171A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104171A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710791A (en) * | 1984-08-09 | 1987-12-01 | Fujitsu Limited | Protection device in an integrated circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51886A (ja) * | 1974-06-20 | 1976-01-07 | Sony Corp | Teikososhi |
| JPS55110069A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Semiconductor memory device |
| JPS55141748A (en) * | 1979-04-20 | 1980-11-05 | Sony Corp | Thin film resistor for mos field effect transistor |
| JPS56146277A (en) * | 1980-04-15 | 1981-11-13 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-12-06 JP JP57214468A patent/JPS59104171A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51886A (ja) * | 1974-06-20 | 1976-01-07 | Sony Corp | Teikososhi |
| JPS55110069A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Semiconductor memory device |
| JPS55141748A (en) * | 1979-04-20 | 1980-11-05 | Sony Corp | Thin film resistor for mos field effect transistor |
| JPS56146277A (en) * | 1980-04-15 | 1981-11-13 | Toshiba Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710791A (en) * | 1984-08-09 | 1987-12-01 | Fujitsu Limited | Protection device in an integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454978B2 (ja) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| US5668384A (en) | Input protection device with Zener diodes for electronic device | |
| US4057844A (en) | MOS input protection structure | |
| JP2783191B2 (ja) | 半導体装置の保護回路 | |
| JPS59104171A (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS6328500B2 (ja) | ||
| JPH0526344B2 (ja) | ||
| JPH04312967A (ja) | 半導体装置 | |
| US5432369A (en) | Input/output protection circuit | |
| JPS6355871B2 (ja) | ||
| JPS59105369A (ja) | 半導体装置 | |
| JPS6146987B2 (ja) | ||
| JPS58186959A (ja) | 半導体装置 | |
| JPH0758737B2 (ja) | 半導体装置 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JPS6132561A (ja) | 静電破壊防止素子 | |
| JP2937325B2 (ja) | 半導体装置 | |
| JPH01286459A (ja) | 半導体集積回路の保護装置 | |
| JPS63258056A (ja) | 半導体装置 | |
| JPS5915508Y2 (ja) | 保護回路 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPS62229871A (ja) | 入力保護装置 | |
| JPS60153157A (ja) | バイポ−ラ集積回路 |