JPS5891641A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS5891641A JPS5891641A JP56189533A JP18953381A JPS5891641A JP S5891641 A JPS5891641 A JP S5891641A JP 56189533 A JP56189533 A JP 56189533A JP 18953381 A JP18953381 A JP 18953381A JP S5891641 A JPS5891641 A JP S5891641A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- anionic
- impurity region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 125000000129 anionic group Chemical group 0.000 claims abstract description 9
- 230000010354 integration Effects 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 32
- 230000015556 catabolic process Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、高耐圧半導体装置に関する。
発明の技術的背景とその問題点
従来、高耐圧半導体装置は、例えば第１図（４）及び同
図（Ｂ）に示す如く、Ｎｆｉ半導体層１，１′とｐｍ半
導体層２，２′とで形成されたＰＮ接合表面での電解集
中による局部的降伏を抑制して高耐圧を得るためにその
局面にメサ面３，３′を形成した構造を有している。而
して、メサ面３゜３／は、ガラス、シリコーン樹脂等の
絶縁部材で被覆されている。しかしながら、このような
メす構造を採用した高耐圧半導体装置は、製造時に基板
を構成するウエクの表面に凹凸ができ易く、所定の耐圧
を備えたものを高い歩留で製造できない欠点があった。
図（Ｂ）に示す如く、Ｎｆｉ半導体層１，１′とｐｍ半
導体層２，２′とで形成されたＰＮ接合表面での電解集
中による局部的降伏を抑制して高耐圧を得るためにその
局面にメサ面３，３′を形成した構造を有している。而
して、メサ面３゜３／は、ガラス、シリコーン樹脂等の
絶縁部材で被覆されている。しかしながら、このような
メす構造を採用した高耐圧半導体装置は、製造時に基板
を構成するウエクの表面に凹凸ができ易く、所定の耐圧
を備えたものを高い歩留で製造できない欠点があった。
このような欠点を解消するために（第２図に示す如（％
Ｎ型半導体基板４の所定領域にｐｖ不純物領域５を形成
し、この不純物領域５を囲むように所定間隔を設けてガ
ードリング層６ｔ−２重、３重に形成した高耐圧半導体
装置ｌが開発されている。このような高耐圧半導体装Ｗ
ｔＬは、第３図に示す如＜、’ｉｒ−トリ／ダ層ｄ・・
・６の数を仕様に応じて増加し、空乏層１の広がシを大
龜（することによりて耐圧の向上を図っているが、ガー
ドリング層６・・・６の増加に伴って素子の集積度が低
下する欠点がある。また、第４図に示す如く、不純物領
域５及びガードリング層６を含む半導体基板４０表ＥＩ
Ｋ形成された酸化膜９中にはＮａ 等が混入し易いた
め、このＮａ＋等による基板４内の多数キャリアの引き
寄せによって表面領域での空乏層８ａの広がシが小さぐ
なシ耐圧を低下する欠点がありた。
Ｎ型半導体基板４の所定領域にｐｖ不純物領域５を形成
し、この不純物領域５を囲むように所定間隔を設けてガ
ードリング層６ｔ−２重、３重に形成した高耐圧半導体
装置ｌが開発されている。このような高耐圧半導体装Ｗ
ｔＬは、第３図に示す如＜、’ｉｒ−トリ／ダ層ｄ・・
・６の数を仕様に応じて増加し、空乏層１の広がシを大
龜（することによりて耐圧の向上を図っているが、ガー
ドリング層６・・・６の増加に伴って素子の集積度が低
下する欠点がある。また、第４図に示す如く、不純物領
域５及びガードリング層６を含む半導体基板４０表ＥＩ
Ｋ形成された酸化膜９中にはＮａ 等が混入し易いた
め、このＮａ＋等による基板４内の多数キャリアの引き
寄せによって表面領域での空乏層８ａの広がシが小さぐ
なシ耐圧を低下する欠点がありた。
このためガードリング層６を設けた高耐圧半導体装置ｌ
において、集積度を上げてしかも耐圧を十分に向上させ
ることが従来の解決すべき技術課題とされていた。
において、集積度を上げてしかも耐圧を十分に向上させ
ることが従来の解決すべき技術課題とされていた。
発明の目的
本発明は、集積度及び耐圧が高く、しかも製造が容易な
高耐圧半導体装置を提供するものである。
高耐圧半導体装置を提供するものである。
発明の概要
本発明は、基板内の多数キャリアと反発する陰イオン性
の絶縁層を基板の表面に形成することによって、高集積
度の下に空乏層の広が９を十分に大きくシ、耐圧の向上
を達成し九高圧耐□１ 半導体装置をその要旨とす
るものである。
の絶縁層を基板の表面に形成することによって、高集積
度の下に空乏層の広が９を十分に大きくシ、耐圧の向上
を達成し九高圧耐□１ 半導体装置をその要旨とす
るものである。
以下、本発明の実施例について図面を参照して説明する
。
。
発明の実施例
第５図は、本発明の一実施例の断面図である。
図中２０は、Ｎ−型半導体基板である。この半導体基板
２００所定領域には、Ｐ＋型の不純物領域２１が形成さ
れている。また、半導体基板２０には、所定間隔を設け
て不純物領域２１を囲むようＫＰ型のガードリング層２
２が形成されている。半導体基板２０の表面には、不純
物領域２１と半導体基板２０の領域とで形成されたＰＮ
Ｗ！合表面及びガードリング層２２０表面を覆うように
陰イオン性の絶縁層２３が形成されている。
２００所定領域には、Ｐ＋型の不純物領域２１が形成さ
れている。また、半導体基板２０には、所定間隔を設け
て不純物領域２１を囲むようＫＰ型のガードリング層２
２が形成されている。半導体基板２０の表面には、不純
物領域２１と半導体基板２０の領域とで形成されたＰＮ
Ｗ！合表面及びガードリング層２２０表面を覆うように
陰イオン性の絶縁層２３が形成されている。
こむで、−陰イオン性の絶縁層２３の形成方法としては
、第６図に示す如く、不純物領域２１とガードリング層
２２を含む半導体基板２０の表面に酸化膜ＪＪａを形成
し、次いで、リンゲッターを施して酸化ｊ［ｊ ３ ａ
上にリンゲッタ一層ＪＪｂを形成した後、例えばＣ，Ｖ
、Ｄ、法（ｃｈ・−ｍｉｅａｌ Ｖａｐｏｒ Ｄ＠ｐｏ
ｓｌｔｉｏｎ法）によシリンダ、タ一層ｓｓｂ上Ｋ Ｐ
ＳＧ膜ｊｊｃを積層し、再びリンダツタ−処理及びＰｇ
Ｇ膜２３ｅの形成を施して陰イオン性の絶縁層２Ｊを得
るようｋしたものが望ましい。
、第６図に示す如く、不純物領域２１とガードリング層
２２を含む半導体基板２０の表面に酸化膜ＪＪａを形成
し、次いで、リンゲッターを施して酸化ｊ［ｊ ３ ａ
上にリンゲッタ一層ＪＪｂを形成した後、例えばＣ，Ｖ
、Ｄ、法（ｃｈ・−ｍｉｅａｌ Ｖａｐｏｒ Ｄ＠ｐｏ
ｓｌｔｉｏｎ法）によシリンダ、タ一層ｓｓｂ上Ｋ Ｐ
ＳＧ膜ｊｊｃを積層し、再びリンダツタ−処理及びＰｇ
Ｇ膜２３ｅの形成を施して陰イオン性の絶縁層２Ｊを得
るようｋしたものが望ましい。
また、リンゲッター処理及びＰ８Ｇ膜２３＠の形成回数
は、最終的に得られる素子の耐圧を決定するものであＦ
）、５０ｏｖ程度の耐圧の素子を得る場合には２回、５
００〜１ｏｏｏ ｖの耐圧の素子を得る場合は３〜４回
、１０００〜１５００ Ｖの耐圧の素子を得る場合には
３〜５回施すのが望ましい。
は、最終的に得られる素子の耐圧を決定するものであＦ
）、５０ｏｖ程度の耐圧の素子を得る場合には２回、５
００〜１ｏｏｏ ｖの耐圧の素子を得る場合は３〜４回
、１０００〜１５００ Ｖの耐圧の素子を得る場合には
３〜５回施すのが望ましい。
また、絶縁層２３の厚さも最終的に形成する素子の耐圧
を左右する因子であシ、３００Ｖ程度の耐圧を得る場合
には０．８＃１１Ｅ１以上の厚さとし、５００ｖ程度の
耐圧を得る場合にｌｌ１１．２μｍ以上の厚さに設定す
るのが望ましい。
を左右する因子であシ、３００Ｖ程度の耐圧を得る場合
には０．８＃１１Ｅ１以上の厚さとし、５００ｖ程度の
耐圧を得る場合にｌｌ１１．２μｍ以上の厚さに設定す
るのが望ましい。
ま九、ＰＳＧ膜２３＠中の９ノ濃度は、耐圧及びＰＮ接
合のリーク電流の発生に影響を及はすものであシ、耐圧
を向上させてリーク電流の発生を抑えるように１×１０
２０〜３ｘ１０りの濃度に設定するのが望ましい。
合のリーク電流の発生に影響を及はすものであシ、耐圧
を向上させてリーク電流の発生を抑えるように１×１０
２０〜３ｘ１０りの濃度に設定するのが望ましい。
こＯように構成された高耐圧半導体装置り工によれば、
絶縁層２Ｊが陰イオン性になるように形成されて偽るの
で、ガードリング層２２の数を少なくした状態で、絶縁
層２３と半導体基板２０中の多数キャリアの電気的な反
発によって不純物領域２１とガードリング層２２の直下
に形成される空乏層２５の広が〕を大きくし、耐圧を十
分に向上させることができる。しかも、ガードリング層
２２の数は、従来の装置のように多くする必要がないの
で素子の占有面積を小さくして集積度を向上させること
ができる。また、メす構造に代ってガードリング構造を
採用しているので、製造が極めて容易である。
絶縁層２Ｊが陰イオン性になるように形成されて偽るの
で、ガードリング層２２の数を少なくした状態で、絶縁
層２３と半導体基板２０中の多数キャリアの電気的な反
発によって不純物領域２１とガードリング層２２の直下
に形成される空乏層２５の広が〕を大きくし、耐圧を十
分に向上させることができる。しかも、ガードリング層
２２の数は、従来の装置のように多くする必要がないの
で素子の占有面積を小さくして集積度を向上させること
ができる。また、メす構造に代ってガードリング構造を
採用しているので、製造が極めて容易である。
発明の詳細
な説明した如く、本発明に係る高耐圧半導体装置によれ
ば、集積度及び耐圧の向上を図って、しかもその製造が
容易であふ等顕著な効果を有するものである。
ば、集積度及び耐圧の向上を図って、しかもその製造が
容易であふ等顕著な効果を有するものである。
第１図（４）及び同図（Ｂ）は、従来のメサ構造を採用
した高耐圧半導体装置の断面図、第２図は、ガードリン
グ層を設けた従来の高耐圧半導体装置の断面図、第３図
は、同装置の空乏層の広がりを示す説明図、第４図は同
装置の表面に形成された絶縁層中の不純物と空乏層の広
がシの関係を示す説明図、第５図は、本発明の一実施例
の断面図、第６図は、同実施例の半導体装置の製造方法
を示す説明図である。 ２０・・・半導体基板、２１・・・不純物領域、２２・
・・ガードリング層、２３・・・絶縁層、２３ａ・・・
酸化膜、ＪＪｂ・・・リング、タ一層、２３ｃ・・・Ｐ
ＳＧ膜、ノーＬ・・・高耐圧半導体装置、２５・・・空
乏層。
した高耐圧半導体装置の断面図、第２図は、ガードリン
グ層を設けた従来の高耐圧半導体装置の断面図、第３図
は、同装置の空乏層の広がりを示す説明図、第４図は同
装置の表面に形成された絶縁層中の不純物と空乏層の広
がシの関係を示す説明図、第５図は、本発明の一実施例
の断面図、第６図は、同実施例の半導体装置の製造方法
を示す説明図である。 ２０・・・半導体基板、２１・・・不純物領域、２２・
・・ガードリング層、２３・・・絶縁層、２３ａ・・・
酸化膜、ＪＪｂ・・・リング、タ一層、２３ｃ・・・Ｐ
ＳＧ膜、ノーＬ・・・高耐圧半導体装置、２５・・・空
乏層。
Claims (1)
- Ｎ型半導体基板の所定領域に形成されたＰ型不純物領域
と、該不純物領域と所定間隔を設けて前記基板に形成さ
れたＰ型ガードリング層と、前記不純物領域と前記基板
とで形成されたＰＮ接合表面及び前記ガードリング層を
含む前記基板上に形成された陰イオン性の絶縁層とを具
備することを特徴とする高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189533A JPS5891641A (ja) | 1981-11-26 | 1981-11-26 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189533A JPS5891641A (ja) | 1981-11-26 | 1981-11-26 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891641A true JPS5891641A (ja) | 1983-05-31 |
Family
ID=16242887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189533A Pending JPS5891641A (ja) | 1981-11-26 | 1981-11-26 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4799100A (en) * | 1987-02-17 | 1989-01-17 | Siliconix Incorporated | Method and apparatus for increasing breakdown of a planar junction |
| CN102217070A (zh) * | 2009-09-03 | 2011-10-12 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
-
1981
- 1981-11-26 JP JP56189533A patent/JPS5891641A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4799100A (en) * | 1987-02-17 | 1989-01-17 | Siliconix Incorporated | Method and apparatus for increasing breakdown of a planar junction |
| CN102217070A (zh) * | 2009-09-03 | 2011-10-12 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07312372A (ja) | 高電圧半導体装置のための集積エッジ構造及びその製造方法 | |
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| JPS5891641A (ja) | 高耐圧半導体装置 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JP3002016B2 (ja) | モノリシック半導体装置の電力段の終末部及び関連する製造過程 | |
| JPS60117755A (ja) | 半導体装置の製造方法 | |
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| JPS59194441A (ja) | プレ−ナ型半導体装置 | |
| JPS5913333A (ja) | 半導体装置 | |
| JP3435171B2 (ja) | 高耐圧半導体素子 | |
| JPS6244535Y2 (ja) | ||
| JPS583301Y2 (ja) | 半導体装置 | |
| JPH0312458B2 (ja) | ||
| JPS61128554A (ja) | 半導体装置 | |
| JPS61251083A (ja) | 半導体装置 | |
| JPS643346B2 (ja) | ||
| JPS5812337A (ja) | 半導体装置の製造方法 | |
| JPS5835363B2 (ja) | 半導体装置の製法 | |
| JPH03248465A (ja) | ショットキバリア半導体装置 | |
| JPH03192758A (ja) | 半導体装置 | |
| JPS60180138A (ja) | 半導体装置 | |
| JPS605073B2 (ja) | 高耐圧電界効果型半導体装置 | |
| JPH03248467A (ja) | ショットキバリア半導体装置 | |
| JPS60136362A (ja) | 半導体装置 |